CC BY
57
УДК 004.31:517.443:681.5 ББК З811
Н А. ГАЛАНИНА, Н.Н. ИВАНОВА, А.В. ЩИПЦОВА
СРАВНИТЕЛЬНЫЙ АНАЛИЗ РЕЗУЛЬТАТОВ ВЫЧИСЛЕНИЯ СПЕКТРОВ ЦИФРОВЫХ СИГНАЛОВ В ТРАДИЦИОННОЙ ПОЗИЦИОННОЙ СИСТЕМЕ СЧИСЛЕНИЯ И ПРИ ИХ КОДИРОВАНИИ ОСТАТКАМИ СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ
Ключевые слова: цифровая обработка сигналов (ЦОС), система остаточных классов (СОК), программируемая логическая интегральная схема (ПЛИС), дискретное преобразование Фурье (ДПФ), быстрое преобразование Фурье (БПФ).
Обозначены проблемы синтеза устройств ЦОС в реальном времени. Обосновано применение предварительного кодирования сигналов остатками СОК, а также использование в проектировании гибкой структуры ПЛИС. Проведены тестирование написанных программных кодов и сравнительный анализ вариантов реализации устройства по быстродействию. Показано, что решение задачи синтеза алгоритмов спектрального анализа с использованием СОК в среде Quartus является актуальным и востребованным.
Цифровая обработка сигналов в настоящее время стала важным инструментом во многих областях науки и техники, таких как биомедицина, акустика, звуковая локация, радиолокация, сейсмология, связь, системы передачи данных, ядерная техника и др.
Как известно, существует две области представления сигналов: временная и частотная. Анализ формы электрических сигналов широко используется для получения информации о качестве различных устройств. Однако зависимость от времени в ряде случаев не обладает достаточно высокой чувствительностью к изменениям сигнала. Значительно более чувствительной является форма спектра сигнала. Представление сигнала в частотной области как суммы гармонических составляющих с различными частотами, амплитудами и начальными фазами необходимо при решении проблемы электромагнитной совместимости. Спектральный анализ также широко применяется в телефонии, промышленности, радиолокационных и гидроакустических системах, системах распознавания речи.
Преобразование Фурье является одной из основных операций ЦОС. В большинстве случаев в задачах спектрального анализа требуется вычисление дискретного преобразования Фурье (ДПФ).
Важным моментом является скорость нахождения ДПФ. В целях уменьшения времени расчета ДПФ применяется ряд алгоритмов быстрого преобразования Фурье (БПФ), позволяющих ускорить вычисления ДПФ в 100 и более раз по сравнению с прямым методом вычисления [2].
Для создания цифровых интегральных схем используются ПЛИС. В отличие от обычных цифровых микросхем логика работы ПЛИС не определяется при изготовлении, а задаётся посредством программирования, для чего
используются программатор и IDE (отладочная среда). Они позволяют задать желаемую структуру цифрового устройства в виде принципиальной электрической схемы или программы на специальных языках описания аппаратуры, к которым относятся Verilog, VHDL, AHDL и др.
Гибкость ПЛИС позволяет широко использовать их для построения различных по сложности и возможностям цифровых модулей (устройств, имеющих большое количество портов ввода-вывода; видео-, аудиоаппаратуры; устройств, выполняющих передачу данных на высокой скорости; систем защиты информации; устройств, выполняющих роль коммутаторов между системами с различной логикой и напряжением питания; устройств, выполняющих моделирование квантовых вычислений и др.).
Проектирование в среде Quartus. Программное обеспечение Altera Quartus II представляет собой полную мульти-платформенную среду проектирования, которая может быть легко перенастроена под конкретные требования и является идеальной средой для проектирования на основе ПЛИС [3-5, 7].
Компилятор пакета Quartus II состоит из ряда модулей, выполняющих проверку проекта на наличие ошибок, логический синтез, размещение и разводку проекта в ПЛИС; генерацию выходных файлов для моделирования проекта, анализ временных характеристик и программирование.
В начале компиляции проекта из него извлекается информация об иерархических связях между составляющими его файлами и проверяется на наличие основных ошибок описание проекта. Затем создается организационная карта проекта и все файлы преобразуются в единую базу данных, с которой впоследствии и будет работать система.
Компиляция может выполняться с учетом заданных требований, к которым относятся обеспечение требуемых временных характеристик проекта, увеличение быстродействия и оптимизация используемых ресурсов ПЛИС.
Компилятор создает файлы для программирования и конфигурирования ПЛИС фирмы Altera. Промежуточные и окончательные результаты компиляции в системе Quartus II можно посмотреть в окне «Отчет о компиляции». Программирование и конфигурирование ПЛИС фирмы Altera могут быть выполнены как с помощью встроенных средств пакета, так и с использованием стандартных промышленных средств программирования.
В настоящее время наблюдается бурное развитие языков описания аппаратуры. Одним из таких языков является язык Verilog.
Основной единицей языка Verilog является модуль. Все модели цифровых устройств, модели отдельных частей цифровой системы и сама цифровая система представляются в виде отдельных модулей.
Непозиционная система счисления - система остаточных классов. Непозиционная система счисления - это система счисления, в которой значение цифры не изменяется в зависимости от ее расположения. Примером непозиционной системы счисления служит римская система, в которой вместо цифр используются латинские буквы. К таким системам можно также отнести и систему остаточных классов (СОК), иногда называемую как система
вычетов (СВ), или модулярной арифметикой (МА). В системе остаточных классов сложение, вычитание и умножение выполняются без учета переноса, так как каждая цифра результата - это функция только одной цифры из каждого операнда, которая не зависит от всех остальных цифр.
В основе всей непозиционной системы счисления в остаточных классах лежит понятие сравнимости чисел по модулю т.
Модулярная арифметика базируется на китайской теореме об остатках (КТО). КТО формулируется следующим образом: для любой системы взаимно простых чисел р1, ..., рп любое число X из диапазона [0; М), где М = р\ ■ р2 ■ ... • рп , представимо в виде вектора (аь а2, ..., ап), где а, = <Х>р, (<Х>р, - операция взятия остатка от целочисленного деления X на р), где р\, . , рп - модули системы, а\, а2, . , ап - остатки (вычеты) числа по заданной системе модулей.
Если задан ряд положительных чисел р\,р2, р3, ... , рп, называемых основанием системы, то под системой счисления в остаточных классах будем понимать такую систему, в которой целое положительное число представляется в виде набора остатков (вычетов) по выбранным основаниям [\]:
N = (а\, а2, ..., ап).
Главным преимуществом СОК является то, что в отличие от обобщенной позиционной системы в ней образование цифры каждого разряда проводится независимо друг от друга.
Арифметические операции в системе остаточных классов. Сложение остаточных представлений по модулю осуществляется по простым правилам. Приведем для примера табл. \ сложения для т = 5 по модулю 5.
Суммируемые величины а, и а;- принимают значения от 0 до 4. Табл. \ симметрична относительно главной диагонали. Каждая последующая строка в табл. \ повторяет предыдущую со сдвигом влево.
Умножение остаточных представлений по модулю т также осуществляется по простым правилам. Рассмотрим пример умножения для т = 5. Перемножаемые величины а, и аj изменяются от 0 до 4. Табл. 2 симметрична относительно обеих диагоналей и имеет порядок на единицу меньше модуля -(т - \).
Выше упоминалось, что для вычислений с большей точностью в СОК должно быть взято несколько модулей. Следует подчеркнуть, что при выполнении операций сложения и умножения, называемых модульными операциями, полностью отсутствуют взаимосвязи между модульными каналами. Поэтому в СОК проблема переносов, свойст-
Таблица 1
Сложение чисел а; и а- в СОК
а а-
0 1 2 3 4
0 0 1 2 3 4
1 1 2 3 4 0
2 2 3 4 0 1
3 3 4 0 1 2
4 4 0 1 2 3
Таблица 2
Умножение чисел а; и аj в СОК
а; а-
0 1 2 3 4
0 0 0 0 0 0
1 0 1 2 3 4
2 0 2 4 1 3
3 0 3 1 4 2
4 0 4 3 2 1
венная позиционному представлению информации, отсутствует.
Операция вычитания а, - а;- представлена в табл. 3. Табл. 3 симметрична относительно побочной диагонали.
Преимущества умножения чисел в СОК. При вычислении БПФ умножение -одна из часто выполняемых операций, и вследствие этого у процессора уходит на нее большое количество времени. Кроме умножения целых чисел при вычислении БПФ процессору часто приходится сталкиваться с умножением дробных и комплексных чисел, что приводит к значительному снижению быстродействия процессора [8]. Как указывалось выше, при умножении больших чисел в процессоре происходит значительное количество сдвигов, что также снижает скорость выполнения операций и повышает разрядность чисел. Например, при умножении двух 8-битных чисел получается 16-битное число, а при умножении двух 16-битных чисел получается 32-битное число. Из-за большого количества сдвигов процессор не может проводить параллельное вычисление, что тоже снижает производительность. Все вычисления процессор производит в позиционной системе счисления. Преимущество СОК заключается в том, что при умножении не происходит переносов, и вследствие этого можно одновременно вычислять несколько отчетов сигнала [6, 9].
Вычисление ДПФ и БПФ в ПСС, БПФ в СОК на ПЛИС. Созданные программные коды ПЛИС фирмы Altera в среде Quartus II состоят из нескольких модулей, каждый из которых реализует один из методов вычисления БПФ либо является вспомогательным модулем. Тестирование программных кодов проводилось путем подачи на вход системы обработки трех различных по разрядности 8-точечных сигналов.
Для вычисления ДПФ сначала были найдены поворачивающие множители по формуле
ТТГ„ ( 2%П \
Wn = exp(- j— I
с помощью программы, написанной на языке высокого уровня C в программной среде Visual Studio.
На рис. 1 показаны результаты вычисления поворачивающих множителей.
Таблица 3
Вычитание чисела а- из числа а;
в СОК по модулю 5
а- а-
0 1 2 3 4
0 0 4 3 2 1
1 1 0 4 3 2
2 2 1 0 4 3
3 3 2 1 0 4
4 4 3 2 1 0
= О 1000 1000 1000 1000 1000 1000 1000 1000 = 1 L000 707 lüdl 70'
- ■ ООО 0 -1ШЙВ 1Ö0O Я ■ 94 О
= . L0OO РГГ 70? .. 99 437
= i L000 -100Ö ijSOO 999 -99 999 -999
= 5 L000 'О' И 7 -999 7Qt 0 707
- 6 ООО Ш -999 9 Я 0 -99 О
= 7 IM Tiff <т707 9? - 7Ш7 707 ля продолжения нажмите любу» клавишу . . .
Рис. 1. Вычисление поворачивающих множителей
Вычисление ДПФ в Quartus II. Непосредственное вычисление ДПФ происходит в модуле dpfp8, представленном на рис. 2, на вход которого поступает 8 значений сигнала, которые умножаются на поворачивающие множители, найденные ранее, и записываются в переменную out. Переменная out содержит 137 бит: таким образом, на каждый отсчёт приходится 15 бит.
Рис. 2. Модуль вычисления преобразования Фурье
На вход подаются числа с разрядностью 1, 2 и 3 в десятичной системе счисления: для этого переменным входа достаточно выделить по 5, 8 и 11 бит, соответственно.
Результаты выполнения программы представлены на рис. 3-5. _
File Edit View Simulation Help ^
H § А ¿ЖШ SteliK a!
Master Time Bar: [ 33.977 ns < ► Point«
»5 Name > inpt Value at ЗЗ.Э8 ns S 1 0 ps 20. D ns 40.0 ns 60.0 ns SO.O ПЗ
33.9 П ns
ф [> ¡пр2 5 2
S" [: ¡пр? S3
№ t> ¡Пр4 S 4
[> ¡прБ 55
ш- t> ¡прв S6
Й№> т t> ¡прТ t> ¡прЗ S 7 SS
> out В 011111111... ••
Рис. 3. Результат выполнения ДПФ для разрядности входных данных 1
Рис. 4. Результат выполнения ДПФ для разрядности входных данных 2
£J SimulationWaveforrn
File Edt View Simulation Help ^
[get. ш А ЗИЩ = ХЁ ¡й"^
Master Time Ваг: 41 &26 ns
Name in р-Ч 1пр2 Value at 41 OS ns 5900 5901 0 ps BO O ns
41. o; 4ns
> inp3 S902
t* inp4 S903
> Inp5 S904
t> Inp6 S905
ifts l> Inp7 sooe
t1 inpS S907
g. [:■ put В 011111111... m :ii 111 111111
Рис. 5. Результат выполнения ДПФ для разрядности входных данных 3
Из рис. 3-5 видно, что время, затраченное на вычисление, равно 33,977, 38,154 и 41,026 нс.
Вычисление БПФ-ПСС в Quartus II. Схема вычисления 8-точечного БПФ представлена на рис. 6 [8, 10].
■ s03(i)
Рис. 6. Вычисление 8-точечного БПФ
Для вычисления БПФ необходимо определить коэффициенты Ж20, Ж40,
W1 W0, W1 W3, где WN = expl - j^k I.
.2%
N
Тестирование проводилось по вышепредставленной схеме, т.е. при разрядности входных данных, соответственно, равных 1, 2 и 3. В этом случае переменным входа достаточно выделить по 5, 8 и 8 бит. Результаты вычислений, как видно на рис. 7-9, равняются 19,679, 20,201 и 20,513 нс.
Q Simulation
File Edit View Simulation Help Щ
XxX 1—Г J~L i
Master Time Bar: 19.679 ns
Name t1 inpO alua i >.63 r Si 0 ps 800 ns
19. 579 ns
/ \
[а ¡пр1 S2 / \
t> ¡пр2 S3 <
D- |прЗ S4 c
Ss ta ¡пр4 S5 (
t> ¡прБ S6 i
№ g. t> ¡прб t= |пр7 S7 SB £
;
tj put B... 8 1
Рис. 7. Результат вычисления БПФ-ПСС для разрядности входных данных 1
File Edit View Simulation Help Master Time Bar: 20.201 ns
Name Value at 20.2 ns
> in p С S10
t> inpl S11
t> np2 S 12
> inp3 S13
ft5 1) inp4 514
t> inpB S 15
t> up: S 16
t> Ipp7 517
t> put В OOOOOOOOO...
0 ps
Рис. 8. Результат вычисления БПФ-ПСС
для разрядности входных данных 2
File Edit View Simulation Help Щ
l^A ¿ЗЩ M Я Ж S Я
Master Time Bar: 20.513ns
Name t1 InpO Value at 20 51 ns 590 0 ps 40.0 ns SO.O ns 1
20.5 3 ns a
/ \ ' 1
jj l> Inp1 S91 / \
Inp2 S92
t> Inp3 h Inp4 593 594 ;
t
> Inp5 595 t
Inp6 S96 с
■s Inp7 S97 с
g. I1 put В 000000000... ¡00 ii
I
Рис. 9. Результат вычисления БПФ-ПСС для разрядности входных данных 3
Вычисление БПФ-СОК в Оиаг^ II. Кодированный остатками СОК входной сигнал поступает на вход спецпроцессора, обеспечивающего высокоскоростную параллельную обработку данных по алгоритму БПФ. Далее результаты непозиционной обработки сигналов, полученные в каналах СОК, поступают на дешифратор, где переводятся в позиционный код в соответствии с КТО.
В рамках проведенного эксперимента время выполнения конфигурационного файла БПФ-СОК составило 14,984, 15,489, 15,724 нс в зависимости от разрядности входных данных (рис. 10-12).
GT
File Edit View Simulation Help Щ
jjj jgf. AA S ХЁ XS X? №
Master Time Ear: 14.934 ns
Value at 14.9S ns
[> inpO S 1
t> Inp1 S 2
t> Inp2 S3
t> Inp3 S 4
t> Inp4 S5
inp5 S 6
t> Inp6 S 7
D° inp7 SE
[:■ out В ooooooooo...
14.964 ns
f
0 ps
Рис. 10. Результат вычисления БПФ-СОК для разрядности входных данных 1
3 Simulation Wavefoi
File Edit View Simulation Help ^
И^Ий! A — Ш I
□ ШШ
Master Time Bar: 15.489 ns
О Simulation Wavefo
File Edit View Simulation Help Щ
Л —ШУ1Щ Ц ¡1М8 □ BE
Master Time Ваг: 15.724 ns
Name > inpO Value at 15 49 ns S 99 0 ps Э0.0 ns
15 4S9 ns J_
/ \
jgs t> Inp1 S 91 / \
g. t> Inp2 S 92 <
[:■ Inp3 S 93 i
jg,., inp4 S 94 !
jjl; t> Inp5 S 95 ;
t> inp6 S 96 £
Inp7 S 97 с
Name > inpO Value at 15.72 ns S 190 Q ps 80.0 ns
15 724 ns
/ \
inpl S 291 / \
t> Inpi2 S 292 <
t> Inp3 S 293
t> inp4 S 294 ;
»S [:■ Inp5 S 295 ;
Ss t> Inp6 S 296 ;
Ь inp7 S 297 г
Рис. 11. Результат вычисления БПФ-СОК для разрядности входных данных 2
Рис. 12. Результат вычисления БПФ-СОК для разрядности входных данных 3
Полученные практические результаты полностью подтвердили теоретические предположения о возможностях СОК в плане повышения быстродействия обработки сигналов в реальном времени.
График зависимости времени спектральной обработки в ПСС от количества разрядов отсчётов тестового сигнала представлен на рис. 13.
Сравнительный анализ результатов вычисления спектров сигналов в ПСС и СОК представлен на рис. 14.
19,5 19,0
пП
12 3
Рис. 13. Зависимость времени спектральной обработки от количества разрядов отсчётов тестового сигнала, нс
45 40 35 30 25 20 15 10 5 0
Iii
□ ДПФ-ПСС
□ БПФ-ПСС ^ ВБПФ-СОК
all
12 3
Рис. 14. Результаты сравнительного анализа вычисления спектров сигналов в ПСС и СОК (по оси y - быстродействие, нс; по оси x - количество разрядов тестового сигнала)
Выводы. В работе были реализованы алгоритмы генерации цифрового сигнала, воздействующего на систему обработки, для трех вариантов вычисления преобразования Фурье на ПЛИС: в позиционной системе счисления (ДПФ и БПФ) и непозиционной системе счисления (БПФ).
В результате анализа результатов тестов, проведённых на симуляторе ПЛИС, можно сделать заключение, что основной проблемой в использовании системы остаточных классов при синтезе цифровых устройств является архитектурная и аппаратная нацеленность последних на использование в своей работе традиционной позиционной двоичной системы счисления. В то же время применение СОК при синтезе алгоритмов ЦОС дает преимущество при умножении обрабатываемых массивов данных, следствием чего является выигрыш в скорости вычислений.
Литература
1. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. М.: Сов. радио, 1968. 440 с.
2. Галанина Н.А., Песошин В.А., Иванова Н.Н., Калмыков Б.М., Дмитриев Д.Д. Аппаратурная реализация алгоритма быстрого преобразования Фурье с заданными свойствами в системе счисления в остаточных класса // Вестник Чувашского университета. 2016. № 1. С. 119-126.
3. Галанина Н.А., Иванова Н.Н., Дмитриев Д.Д. Вопросы реализации алгоритмов цифровой обработки сигналов на программируемой логике с использованием модулярной арифметики // Вестник Чувашского университета. 2015. № 3. С. 135-140.
4. Галанина Н.А., Дмитриев Д.Д. Синтез БПФ на ПЛИС с применением системы остаточных классов // Программные системы и вычислительные методы. 2013. № 1(2). С. 129-133.
5. Галанина Н.А., Дмитриев Д.Д. Разработка устройства на ПЛИС для спектрального анализа цифровых сигналов в системе остаточных классов // Параллельная компьютерная ал-
гебра и её приложения в новых инфокоммуникационных системах: материалы I Междунар. науч. конф. / Северо-Кавказский фед. ун-т; Ин-т математики и естественных наук. Ставрополь, 2014. С. 338-342.
6. Галанина Н.А., Иванова Н.Н. Анализ эффективности синтеза устройств вычислительной техники для непозиционной цифровой обработки сигналов // Кибернетика и программирование. 2015. № 3. С. 1-6.
7. Галанина Н.А., Дмитриев Д.Д. Разработка конфигурационного файла для реализации дискретного преобразования Фурье в системе остаточных классов на ПЛИС // Вестник Чувашского университета. 2011. № 3. С. 119-124.
8. Галанина Н.А. Синтез функциональных модулей БПФ в СОК // Вестник Чувашского университета. 2005. № 2. С. 124-127.
9. Галанина Н.А. Сравнительный анализ энергетических характеристик позиционных и непозиционных фильтров // Вестник Чувашского университета. 2006. № 2. С. 335-340.
10. Cardarilli G.C., Nannarelli A., Re M. Residue Number System for Low-Power DSP Applications. Proc. of 41st Asilomar Conference on Signals, Systems, and Computers, 2007. Available at: http://www.imm.dtu.dk/~alna/pubs/asil07b.pdf.
11. Chaves R., Sousa L. RDSP: a RISC DSP based on residue number system. Proc. of the Euromicro Symposium on Digital System Design (DSD'03). Inesc-ID, Lisboa, Lisbon, Portugal, 2003. DOI: 10.1109/DSD.2003.1231911.
ГАЛАНИНА НАТАЛИЯ АНДРЕЕВНА - доктор технических наук, профессор кафедры математического и аппаратного обеспечения информационных систем, Чувашский государственный университет, Россия, Чебоксары (galaninacheb@mail.ru).
ИВАНОВА НАДЕЖДА НИКОЛАЕВНА - кандидат технических наук, доцент кафедры математического и аппаратного обеспечения информационных систем, Чувашский государственный университет, Россия, Чебоксары (naadeezdaa@rambler.ru).
ЩИПЦОВА АННА ВЛАДИМИРОВНА - кандидат педагогических наук, доцент, декан факультета информатики и вычислительной техники, Чувашский государственный университет, Россия, Чебоксары.
N. GALANINA, N. IVANOVA, A. SHCHIPTSOVA COMPARATIVE ANALYSIS OF THE RESULTS OF CALCULATION OF THE SPECTRA OF THE DIGITAL SIGNALS PROCESSING IN THE TRADITIONAL POSITIONAL NUMBER SYSTEM AND ITS ENCODING RESIDUES OF RESIDUAL CLASSES SYSTEM Key words: digital signal processing (DSP), residual classes system (RCS), programmable logic integrated circuits (FPGA), discrete Fourier transform (DFT), fast Fourier transform (FFT).
Indicated synthesis DSP problem devices in real time. The application of the precoding RCS signal residues, as well as flexible use of FPGA in designing the structure. The written program codes were tested and comparative analysis of options for implementing speed devices. It is shown that the solution of the problem of synthesis spectral analysis algorithms using RCS among Quartus system is relevant and in demand.
References
1. Akushskii I.Ya., Yuditskii D.I. Mashinnaya arifmetika v ostatochnykh klassakh [Machine arithmetic in residual classes]. Moscow, Sovetskoe radio Publ., 1968, 440 p.
2. Galanina N.A., Pesoshin V.A., Ivanova N.N., Kalmykov B.M., Dmitriev D.D. Apparaturnaya realizatsiya algoritma bystrogo preobrazovaniya Fur'e s zadannymi svoistvami v sisteme schisleniya v
ostatochnykh klassa [Hardware implementation of fast fourier transform algorithm with desired properties in residue number system]. VestnikChuvashskogo universiteta, 2016, no 1, pp. 119-126.
3. Galanina N.A., Ivanova N.N., Dmitriev D.D. Voprosy realizatsii algoritmov tsifro-voi obra-botki signalov na programmiruemoi logike s ispol'zovaniem modulyarnoi arifmetiki [To issues of implementing digital signal processing algorithms on programmable logic using modular arithmetic]. Vestnik Chuvashskogo universiteta, 2015, no. 3, pp. 135-140.
4. Galanina N.A., Dmitriev D.D. Sintez BPF na PLIS sprimeneniem sistemy ostatochnykh klas-sov [Synthesis of FFT on FPGA using the system of residual classes]. Programmnye sistemy i vychis-litel'nye metody [Software systems and computational methods], 2013, no. 1(2), pp. 129-133.
5. Galanina N.A., Dmitriev D.D. Razrabotka ustroistva na PLIS dlya spektral'nogo analiza tsi-frovykh signalov v sisteme ostatochnykh klassov [Development of a device to the FPGA for spectral analysis of digital signals in the system of residual classes]. Parallel'naya komp'yuternaya algebra i ee prilozheniya v novykh infokommunikatsionnykh sistemakh: materialy I Mezhdunar. nauch. konf. / Severo-Kavkazskii fed. un-t; In-t matematiki i estestvennykh nauk [Proc. of I Int. Sci. Conf. «Parallel computer algebra and its applications in the new information and communication systems»]. Stavropol', 2014, pp. 338-342.
6. Galanina N.A., Ivanova N.N. Analiz effektivnosti sinteza ustroistv vychislitel'noi tekhniki dlya nepozitsionnoi tsifrovoi obrabotki signalov [Analysis of the efficiency of synthesis of the devices of computer technology to non-positional digital signal processing]. Kibernetika iprogrammirovanie [Cybernetics and programming], 2015, no. 3, pp. 1-6.
7. Galanina N.A., Dmitriev D.D. Razrabotka konfiguratsionnogo faila dlya realizatsii diskret-nogo preobrazovaniya Fur'e v sisteme ostatochnykh klassov na PLIS [Development of a configuration file for the implementation discrete fourier transform in residue number system on FPGA]. Vestnik Chuvashskogo universiteta, 2011, no. 3, pp. 119-124.
8. Galanina N.A. Sintez funktsional'nykh modulei BPF v SOK [Synthesis of functional modules of the FFT in the system of residual classes]. Vestnik Chuvashskogo universiteta, 2005, no. 2, pp. 124-127.
9. Galanina N.A. Sravnitel'nyi analiz energeticheskikh kharakteristik pozitsionnykh i nepozit-sionnykh fil'trov [Comparative analysis of energy characteristics of positional and non-positional filters]. Vestnik Chuvashskogo universiteta, 2006, no. 2, pp. 335-340.
10.Cardarilli G.C., Nannarelli A., Re M. Residue Number System for Low-Power DSP Applications. Proc. of 41st Asilomar Conference on Signals, Systems, and Computers, 2007. Available at: http://www.imm.dtu.dk/~alna/pubs/asil07b.pdf.
11.Chaves R., Sousa L. RDSP: a RISC DSP based on residue number system. Proc. of the Euromicro Symposium on Digital System Design (DSD'03). Inesc-ID, Lisboa, Lisbon, Portugal, 2003. DOI: 10.1109/DSD.2003.1231911.
GALANINA NATALIA - Doctor of Technical Sciences, Professor, Information Systems Math and Hardware Department, Chuvash State University, Russia, Cheboksary.
IVANOVA NADEZHDA - Candidate of Technical Sciences, Assistant Professor, Information Systems Math and Hardware Department, Chuvash State University, Russia, Cheboksary.
SHCHIPTSOVA ANNA - Candidate of Pedagogical Sciences, Associate Professor, Dean of the Faculty of Informatics and Computer Techniques, Chuvash state University, Russia, Cheboksary.
Ссылка на статью: Галанина Н.А., Иванова Н.Н., Щипцова А.В. Сравнительный анализ результатов вычисления спектров цифровых сигналов в традиционной позиционной системе счисления и при их кодировании остатками системы остаточных классов // Вестник Чувашского университета. - 2016. - № 3. - С. 169-179.
