Оптимизация аппаратурных затрат при реализации отказоустойчивых устройств обработки марковских сигналов на основе системы счисления в остаточных классах Текст научной статьи по специальности «Компьютерные и информационные науки»

Литература

1. Акушский И.Я., Юдицкий Д.И. Организация обнаружения и исправления ошибок в ЭВМ в непозиционных системах // Давлет Исламович Юдицкий. Сер. Создатели отечественной электроники / под ред. Б.М. Малашевича [электронный ресурс]. URL: http://www.computer-museum.ru/ books/uditskii_3.1.pdf.

2. Галанина Н.А. Методы и вычислительные устройства цифровой обработки сигналов в системе остаточных классов: дис. ... докт. техн. наук. Казань, 2011.

3. Иванова Н.Н. Устройства вычислительной техники для цифровой обработки сигналов, аппроксимированных цепями Маркова, в системе остаточных классов: дис. ... канд. техн. наук. Казань, 2011.

ПЕСОШИН ВАЛЕРИЙ АНДРЕЕВИЧ - доктор технических наук, профессор, заведующий кафедрой компьютерных систем, Казанский национальный исследовательский технический университет, Россия, Казань (pesoshin@evm.kstu-kai.ru).

PESOSHIN VALERIY ANDREEVICH - doctor of technical sciences, professor, head of Computer Systems Chair, Kazan National Research Technical University, Russia, Kazan.

ИВАНОВА НАДЕЖДА НИКОЛАЕВНА - кандидат технических наук, доцент кафедры математического и аппаратного обеспечения информационных систем, Чувашский государственный университет, Россия, Чебоксары (naadeezdaa@rambler.ru).

IVANOVA NADEZHDA NIKOLAEVNA - candidate of technical sciences, associate professor of Math and Hardware Information Systems Chair, Chuvash State University, Russia, Cheboksary.

УДК 621.391.037.37 ББК З811.3

В.А. ПЕСОШИН, Н.Н. ИВАНОВА

ОПТИМИЗАЦИЯ АППАРАТУРНЫХ ЗАТРАТ ПРИ РЕАЛИЗАЦИИ ОТКАЗОУСТОЙЧИВЫХ УСТРОЙСТВ ОБРАБОТКИ МАРКОВСКИХ СИГНАЛОВ НА ОСНОВЕ СИСТЕМЫ СЧИСЛЕНИЯ В ОСТАТОЧНЫХ КЛАССАХ

Ключевые слова: марковские сигналы, система счисления в остаточных классах (СОК), отказоустойчивое устройство, аппаратурные затраты.

Предложен способ сокращения аппаратурных затрат при реализации отказоустойчивых устройств обработки марковских сигналов на основе СОК с помощью построения многоступенчатой СОК. Согласно этому способу в контрольных каналах СОК первые ступени обработки сигналов представляются несколькими независимыми параллельными каналами второй ступени, а вторые ступени -третьими. При этом разрядность операндов в каждом канале СОК сокращается, за счет чего и достигается сокращение аппаратурных затрат.

N N. IVANOVA, V.A. PESOSHIN OPTIMIZATION OF EQUIPMENT COSTS WHEN IMPLEMENTING OF ERRORS RESISTANT DEVICES OF MARKOV’S SIGNALS PROCESSING ON THE BASE OF THE RESIDUA NUMBER SYSTEM

Key words: Markov signals, residua number system (RNS), error resistant devices, equipment costs.

The way of equipment costs reduction when implementing of errors resistant devices of Markov’s signals processing on the base of RNS with the help of the building multi-level system RNS is suggested. According to this way in the testing RNS channels the first levels of signals processing are shown as several single parallel channels of the second level, and the second levels - as the third ones. In the addition the bigness of the operands in every RNS channel is reduced, and as the result the equipment costs reduction is reached.

Сокращение аппаратурных затрат при реализации различных устройств цифровой обработки сигналов всегда являлось актуальной проблемой, причем она становится более острой при построении отказоустойчивых устройств, так как эти устрой-

ства требуют значительно больших аппаратурных затрат по сравнению с устройствами, реализующими аналогичные алгоритмы обработки данных, но не выполняющими проверку и исправление ошибок.

Несмотря на то, что отказоустойчивые устройства цифровой обработки сигналов в СОК требуют меньших аппаратурных затрат по сравнению с таковыми при построении аналогичных систем на основе позиционной системы счисления, проблема сокращения аппаратурных затрат также имеет место быть, в частности, при построении устройств обработки марковских сигналов в СОК. Это связано со спецификой представления сигналов, аппроксимированных цепями Маркова, и требованиями к разрядности оснований контрольных каналов. Согласно исследованиям, разрядность операндов в дополнительных (контрольных) каналах обработки данных должна быть больше таковых в информационных каналах. Так, для устранения отказа в одном информационном канале необходимо, чтобы разрядность дополнительного контрольного основания более чем в 2 раза превосходила разрядность максимального основания системы, что приводит к резкому увеличению аппаратурных затрат.

При реализации устройства обработки марковских сигналов, устойчивого к одиночным ошибкам (искажениям любой одной цифры а, числа по любому основанию Л,), с одним дополнительным каналом аппаратурные затраты для реализации обработки в нем будут сопоставимы с затратами на реализацию устройства обработки марковских сигналов на основе позиционной системы счисления (ПСС). В [3], например, подсчитано, что для случая ртах = 217, ЛАдП = Ю бит и разрядности весовых коэффициентов Яг = 8 бит для хранения весовых коэффициентов при реализация в ПСС устройства обработки сигналов, аппроксимированных двухсвязной цепью Маркова, потребуется 1 Гбайт памяти, а использование трехсвязной цепи Маркова при тех же условиях приведет к необходимости использования памяти емкостью 1 Тбайт.

В общем случае корректирующий код в СОК с упорядоченной системой модулей, исправляющий любые Ь ошибки и обнаруживающий любые Ь+1 ошибки, должен иметь 2Ь контрольных каналов [2], причем разрядности оснований в контрольных каналов должны быть больше таковых в информационных каналах, что также приведет к существенному увеличению общих аппаратурных затрат.

Для снижения затрат необходимо снизить разрядности обрабатываемых данных. Известно, что для уменьшения разрядности операндов в каналах СОК можно использовать принцип построения многоступенчатых СОК. Для этого некоторые каналы первой ступени (Жх) представляются несколькими независимыми параллельными К каналами второй ступени по модулям Лж. Каналы второй ступени, в свою очередь, могут быть перекодированы по модулям третьей ступени МЬК и представлены несколькими параллельными каналами третьей ступени.

На рис. 1 показана схема устройства обработки сигналов, аппроксимированных двухсвязной цепью Маркова, в СОК, на рис. 2 - схема обработки данных в информационных каналах, а на рис. 3 - в контрольном канале. В этом устройстве (рис. 1) «оцифрованный» входной сигнал х(кТ) в шифраторах Ш-Ль Ш-Л2, ...., Ш-Л и Ш-Лк заменяется вычетами х1(кТ), х2(кТ), ..., х„(кТ), хк(кТ) по основаниям Л1, Л2, ..., Л„, Лк, где (у+1)-й канал обработки является контрольным и отмечен индексом «к».

В каждом £-м информационном канале (£ = 1, 2, ..., V) (рис. 2) регистры Яв1 и Яв2 служат для запоминания вычетов двух последовательных отсчетов сигнала х&{кТ+Т), х&{кТ+2Т) по основаниям Затем отсчеты х8(кТ), х8(кТ+Т), х8(кТ+2Т), фор-

мирующие адрес ячейки памяти, считывают из нее соответствующие весовые коэффициенты ^аРу [Л5 ] [2]. Далее, в соответствии с алгоритмом, весовой коэффициент ^аРу [] и значение сигнала х8(кТ) поступают на умножитель (Умн). Умножение происходит по модулю соответствующего канала. Полученные произведения складываются для последовательности выборочных значений в сумматоре (Е). Таким образом на выходах схем обработки данных в информационных каналах формируются значения Х1, Х2, .,

ХИ)

Х\{кТ)

Блок вычисления Л|

Ш-Л2 х2{кТ) Блок вычисления Л2

Л2

Лз

Лк

Л1

Лз

Лк

Блок вычисления Л- ____

Ш- Лк к (кТ)

Блок вычисления Лк ____

С

Выход

Рис. 1. Схема отказоустойчивого устройства обработки цифровых сигналов, аппроксимированных двухсвязной цепью Маркова, в СОК

В контрольном канале в шифраторах второй ступени Ш-Лк1, Ш-Лк2, ..., Ш-Ж^ отсчеты сигнала кодируются вычетами по соответствующим модулям Лк1, Лк2, ., ЫкХ. В нашем случае последний канал второй ступени в шифраторах третьей ступени разбивается на каналы,

Рис. 2. Схема обработки данных в информационном канале СОК

соответствующие основаниям

Л 2

Рис. 3. Схема обработки данных в контрольном канале СОК

Лх- Схемы ДШ 2-й и 3-й ступеней восстанавливают результаты по соответствующему модулю. В результате чего на выходе схемы обработки данных в контрольном канале формируется значение Л<.

Полученные значения Лу, Л подаются в блоки обнаружения отказов (ОО1, ОО2, ..., ООК ООк) (см. рис. 1) таким образом, что в каждый блок ООБ (рис. 2) не подается ЛБ (Б = 1, 2, ..., у, к).

Л

Ш-Л

С

Л

С

ОО

А

Ш-Л

Л

;1)

А

Л

ОО-

С

(к)

А

Л

Л

ОО

С

Л-

Л-

В блоках ОО.5 (рис. 4) в ПЗУ хранятся попарно частичные слагаемые проекции AS: As = (^,G,S +%2G^ +... + ^s-iG|_i +^s+1GS+ +... + ^vGV + XkGk! )modMs, которые записаны в регистры RG,, RG2, ..., RG„ откуда они поступают в сумматор SUM синхросигналами Т, формируя тем самым число AS. Полученное число в схеме сравнения COMP сравнивается с числом QN, которое было сохранено в регистре RGN.

Если AS < Qn, то выходному сигналу схемы сравнения CS присваивается значение 1, иначе - 0. С выхода схемы сравнения значение CS подается на регистр RGA и на соответствующий вход логической схемы «И» блока выбора правильного числа (ВПЧ) (рис. З).

Если все значения CS (S = 1, 2, ..., v, к) совпадают и равны 1, то число А является правильным. Тогда результат на выходе системы «И» блока ВПЧ будет равен 1. В этом случае на управляющий вход мультиплексора MUX будет подана 1. Тогда на выходе мультиплексора окажется число Aк = A, которое было подано с выхода блока ООк.

Если в каком-то канале CS = О, это говорит о том, что в этом канале произошел сбой, и выходной сигнал схемы «И» блока ВПЧ будет также равен 0. В этом случае на выходе мультиплексора MUX окажется число со схем «ИЛИ» блока ВПЧ, а с управляющего выхода инвертора сигнал С = С1 л С1 л С2 л л. л Cv л Ск будет считан по цепи обратной связи из ВПЧ и передан на управляющие входы блоков ОО& открывая при этом регистр RGA по второму управляющему входу того блока

ОО, в котором AS < Qn и CS = 1.

Тогда через открытый регистр RGA _ будет считано правильное число A(S). Выходы правильного числа соединены со схемой «ИЛИ» бло- C ка правильного числа, через которую число A(S)=A подается на мультиплексор MUX. Выход мультиплексора является выходом цифрового фильтра.

Аналогично синтезируются схемы отказоустойчивой обработки марковсих сигналов в СОК с несколькими контрольными каналами.

Оценим аппаратурные затраты при построении системы с одним контрольным каналом. Пусть максимальная разрядность оснований СОК равна З бит (можно подобрать такую систему оснований СОК при pmax = 217, ^дцп = 10 бит, RZ = В бит), тогда разрядность контрольного канала должна быть равна 10 бит. При аппроксимации сигналов двухсвязной цепью Маркова аппаратурные затраты на реализацию устройства блоков контрольного канала в многоступенчатом виде составят приблизительно 1 Мбайт против более 1 Гбайт в одноступенчатом варианте; при использовании трехсвязной цепи Маркова -18,6 Мбайт и 1 Тбайт, соответственно.

При построении системы с несколькими контрольными каналами разрядность данных в

управляющий

выход

выход

правильного

числа

Рис. 4. Схема блока OOS

Рис. 5. Схема блока ВПЧ

ROr.

&

C

Ak

A

(1)

A

A

I v,

A

Ik,

A

них обычно небольшая - 5-6 бит. Однако даже такие значения разрядности увеличивают аппаратурные затраты при реализации блоков контрольных каналов.

Предположим, что для аппроксимации сигнала использовалась двухсвязная цепь Маркова. В этом случае аппаратурные затраты на реализацию блоков обработки данных в контрольных каналах при Як = 5 и 6 бит без построения многоступенчатой системы обработки данных будут равны приблизительно 34 Кбайт и 1 Мб, соответственно. При использовании трехсвязных цепей Маркова эти затраты уже составят 264 Кбайт и 16 Мб. Тогда как при построении многоступенчатой обработки данных в контрольных каналах и использовании двухсвязной и трехсвязной цепей Маркова при Як = 5 затраты составят 7 Кбайт и 39 Кбайт, а при Як = 6 - 47 Кбайт и 1 Мб, соответственно.

Таким образом, приведенные результаты наглядно доказывают, что использование предложенного способа реализации отказоустойчивых устройств обработки марковских сигналов на основе СОК позволяет значительно сократить аппаратурные затраты.

Литература

1. Акушский И.Я., Юдицкий Д.И. Организация обнаружения и исправления ошибок в ЭВМ в непозиционных системах // Давлет Исламович Юдицкий. Сер. Создатели отечественной электроники / под ред. Б.М. Малашевича [электронный ресурс]. ЦКЪ: http://www.computer-museum.ru/ Ъоокз/и<1^кц_3Л.р11£

2. Галанина Н.А. Методы и вычислительные устройства цифровой обработки сигналов в системе остаточных классов: дис. ... докт. техн. наук. Казань, 2011.

3. Иванова Н.Н. Устройства вычислительной техники для цифровой обработки сигналов, аппроксимированных цепями Маркова, в системе остаточных классов: дис. . канд. техн. наук. Казань, 2011.

ПЕСОШИН ВАЛЕРИЙ АНДРЕЕВИЧ. См. с. 276.

ИВАНОВА НАДЕЖДА НИКОЛАЕВНА. См. с. 276.________________________________________

УДК 378:004.9 ББК 74.4

М.В. ПЕТРОВА, Д.А. АНУФРИЕВА

ИССЛЕДОВАНИЕ ВОЗМОЖНОСТЕЙ МЕТОДОВ ИНТЕЛЛЕКТУАЛЬНОГО АНАЛИЗА ДАННЫХ ПРИ МОДЕЛИРОВАНИИ ОБРАЗОВАТЕЛЬНОГО ПРОЦЕССА В ВУЗЕ

Ключевые слова: образовательный процесс, вуз, моделирование, Data Mining, искусственные нейронные сети, ЕГЭ, успеваемость студентов.

Исследованы возможности методов интеллектуального анализа данных (Data Mining) при моделировании образовательного процесса в вузе. С помощью искусственных нейронных сетей получены вычислительные модели связи между баллами, полученными студентами на ЕГЭ, и успеваемостью студентов на первых курсах.

M.V. PETROVA, D.A. ANUFRIEVA A STUDY OF POSSIBILITIES OF DATA MINING FOR MODELING OF EDUCATIONAL PROCESS IN HIGH SCHOOL

Key words: educational process, high school, modeling, Data Mining, artificial neural networks, exam, student performance.

Possibilities of Data Mining in the simulation of the educational process at the university are studied. Computational models of connections between scores obtained by students in the exam and academic performance of students in the first courses were obtained.

В декабре 2012 г. Правительством РФ утвержден план мероприятий («дорожная карта») «Изменения в отраслях социальной сферы, направленные на повышение эффективности образования и науки» (далее План).

По отношению к системе высшего образования План предусматривает изменения, направленные на повышение эффективности и качества услуг в сфере образования, совершенствование структуры и сети государственных образовательных организаций, со-