CC BY
77
РАДИОЭЛЕКТРОНИКА
УДК 621.37:621.391
АНАЛИЗ ИНДИКАТОРА ЗАХВАТА СИСТЕМЫ ФАЗОВОЙ АВТОПОДСТРОЙКИ С ЧАСТОТНО-ФАЗОВЫМ ДЕТЕКТОРОМ
Б.И. Шахтарин1, А.А. Тимофеев2, В.В. Сизых3
ХМГТУ им. Н.Э. Баумана, Москва, Российская Федерация
2000 "Орфотек", Москва, Российская Федерация e-mail: [email protected]
3Московский государственный университет приборостроения и информатики, Москва, Российская Федерация
Рассмотрено устройство частотно-фазового детектора с зарядовой накачкой и предложена схема определения и индикации захвата сигнала при использовании детектора в контурах слежения за частотой и фазой опорного колебания. Особенности схемы индикации захвата — отсутствие элементов, требующих подстройки под частоту входных сигналов, и обеспечение надежной индикации режима слежения по состоянию последовательностной схемы детектора. Работа индикатора захвата проиллюстрирована моделированием в системе MATLAB.
Ключевые слова: система фазовой автоподстройки, частотно-фазовый детектор, преобразователь с зарядовой накачкой, зарядовая накачка, индикатор захвата.
LOCK INDICATOR ANALYSIS OF SYSTEM
OF PHASE-LOCKED LOOP (PLL) WITH PHASE-FREQUENCY
DETECTOR
B.I. Shakhtarin1, A.A. Timofeev2, V.V. Sizykh3
1Bauman Moscow State Technical University, Moscow, Russian Federation
2000 "Orthotic" [OOO "Ortotyek"], Moscow, Russian Federation e-mail: [email protected]
3Moscow State University Instrument Engineering and Informatics, Moscow, Russian Federation
This paper describes designe of phase-frequency detector with charge pump. It is suggested the recording and the lock indication circuit of signal using detector in tracking loops for frequency and phase of the reference oscillation. Feature of the circuit lock indication is lack of elements requiring frequency adjustment of input signal and ensure a reliable indication of the tracking mode according state of sequential circuit of detector. Lock indicator operation is illustrated by the simulation using system MATLAB.
Keywords: phase lock loop (PLL), phase-frequency detector, charge pump sensor, charge pump, lock indicator.
Устройство и описание работы частотно-фазового детектора с зарядовой накачкой. Частотно-фазовый детектор (ЧФД) с зарядовой накачкой представляет собой последовательное соединение ЧФД
на последовательностью логических элементах и преобразователя с зарядовой накачкой. На вход ЧФД поступает опорное колебание (Ref) и сигнал обратной связи (Feedback), а два выходных сигнала (Up и Down) содержат информацию о величине и знаке фазового и частотного рассогласования. Преобразователь с зарядовой накачкой управляется сигналами Up и Down ЧФД и преобразует их в аналоговый выходной сигнал.
В зависимости от выбранного схемотехнического решения детектор работает по переднему или заднему фронту сигналов, поступающих на его входы. В качестве элементов могут использоваться триггеры различных типов в сочетании с комбинационными логическими схемами.
Рассмотрим ЧФД, реализованный на D-триггерах [1, 2] (рис.1). Входные сигналы подаются напрямую на CLK-входы триггеров, при этом логические элементы могут одновременно выполнять функцию бинарного квантователя для аналоговых сигналов. Параметры такого квантования будут определяться входными характеристиками применяемых для реализации ЧФД логических элементов, которые при необходимости следует согласовать с входными сигналами.
В рассматриваемой реализации детектор работает по переднему фронту входных сигналов. При поступлении на любой из входов детектора фронта сигнала соответствующий ему выход (Up для Ref или Down для Feedback) переводится в состояние 1 и находится в этом состоянии до поступления фронта сигнала на второй вход. При этом пока фаза сигнала на первом входе опережает фазу на втором (частота ш = ф первого больше частоты второго), второй выход имеет значение 0 и наоборот. Комбинационная схема исключает появление состояния 1 сразу на двух выходах Up и Down. Таким образом, на выходе ЧФД возможны три комбинации сигналов: up, down и neutral. Длительность нахождения любого из выходов в состоянии 1 зависит от фазового рассогласования и разности скоростей (частот) сигналов на входе, но не превышает интервала времени между приходами фронтов сигналов на входы детектора. Следовательно, знак фазового рассогласования определяет наличие сигнала на выходе Up или Down, а частота и фазовое рассогласование - параметры широтно-импульсной модуляции (ШИМ) этого сигнала (рис. 2).
Согласно рисунку, при поступлении фронта запаздывающего сигнала и переводе выхода второго триггера в состояние 1 комбина-
Рис. 1. Модель ЧФД, реализованного на D-триггерах
Рис. 2. Сигналы на входе (Ref, Feedback) и выходе (Up и Down) ЧФД
ционная схема тут же проводит сброс обоих триггеров в исходное состояние, предотвращая одновременное появление высоких уровней сигнала на выходах ЧФД. Если для опорного входного сигнала (Ref) фаза равна вг, рад, частота — шг, рад/с, для сигнала обратной связи (Feedback) фаза — ву, рад, частота — , рад/с, фазовая ошибка Дв = вг — ву, рад. Тогда длительность высокого уровня на выходах ЧФД в переделах периода входного сигнала составляет t ~ |Дв| /шг. Таким образом, на выходе ЧФД формируются два сигнала Up и Down, модулированные ШИМ с параметром t, что не очень удобно для управления генератором, управляемым напряжением (VCO). При совпадении фаз входных сигналов на двух выходах ЧФД будет сигнал 0.
Модели преобразователя с зарядовой накачкой. Преобразователь с зарядовой накачкой (зарядовый насос) — следующее звено детектора, которое решает задачу преобразования сигналов, поступающих с выходов логической схемы ЧФД, в выходной сигнал детектора, содержащий информацию о частотно-фазовом рассогласовании сигналов на входе детектора (рис.3) [1]. ШИМ-сигналы хорошо подходят
Рис.3. Варианты реализации преобразователя с зарядовой накачкой (ChargePump)
для прямого управления ключами преобразователя, который "накачивает" интегрирующую схему (фильтр), попеременно коммутируя источники тока или напряжения.
Сигнал на выходе преобразователя с зарядовой накачкой, управляемого ШИМ-сигналами, содержит значительную импульсную составляющую (рис. 4), поэтому его использование без фильтрации для управления генератором невозможно, поскольку приведет к скачкам частоты на выходе и нарушению синхронизма схемы слежения. Для устранения скачков в контур управления необходимо включить фильтр.
-2-1-1-1-1-1-1-1-1-1-
"О О.Б 1 1.5 2 2.6 3 З.Б 4 4.5 Б
I me offset: О
Рис.4. Сигналы на входах (Up, Down) и выходе преобразователя с зарядовой накачкой
Индикатор захвата. Для определения параметров работы контуров слежения за частотой и фазой сигналов (ФАП) предложено большое число схем индикации захвата [3-9]. Индикаторы захвата показывают, что фазовая ошибка находится в установленных пределах, а ФАП не находится в скользящем режиме (Cycle Slip), который может возникнуть, например, при выходе параметров слежения за пределы динамического диапазона контура. Кроме того, сигналы индикатора захвата могут использоваться в самой ФАП для изменения собственных параметров и структуры в зависимости от режима работы.
Для ФАП на основе детектора с зарядовой накачкой очевидный признак того, что ФАП работает в режиме захвата, это короткая длительность ti управляющих импульсов на выходах ЧФД по отношению к периоду сигнала Ti = 2n/ui или их полное отсутствие.
Если частоты следования импульсов близки и фазовое рассогласование не выходит за пределы ±п, то фронты опорного сигнала и сигнала обратной связи будут рассогласованы не более чем на один период. В этом случае ЧФД будет находиться в состоянии neutral тогда, когда на любой из входов ЧФД поступает очередной импульс — это и будет признаком захвата опорного колебания ФАП.
Реализовать этот принцип можно с помощью схемы индикатора захвата, представленной на рис. 5, а. Триггеры (D-Trigger 1 и D-Trigger 2) фиксируют выходное состояние каждого из триггеров последователь-ностной схемы ЧФД (D-Trigger Up и D-Trigger Down, см. рис. 1) в момент прихода на вход соответствующих триггеров очередного фронта. Сформированные таким способом сигналы с помощью комбинационной логики ИЛИ-НЕ формируют признак захвата. Для повышения надежности определения захвата в схему введены счетчик обратного счета (Counter) со сбросом и дополнительный триггер. Дополнительные элементы обеспечивают появление и удержание положительного признака захвата на выходе схемы (Lock= 1) только в том случае, если состояние захвата подтверждается на протяжении времени, за которое на любой из входов ЧФД поступают N входных фронтов сигналов. Число импульсов для подтверждения захвата N определяется настройкой счетчика обратного счета. При несоблюдении условий захвата очередной входной фронт тут же переведет схему в состояние Lock = 0.
К особенностям рассмотренной схемы следует отнести то, что она не содержит элементов, требующих подстройки под частоту сигналов. Это позволяет использовать ее в устройствах с широким диапазоном частот.
Для проверки схемы индикатора захвата в системе MATLAB создана модель (рис.5,б). Проиллюстрируем работу схемы индикатора захвата, используя предложенную модель. Для примера будем скачкообразно увеличивать частоту опорного генератора (Pulse Generator) и
Рис. 5. Схемы индикатора захвата ЧФД (а) и синтезатора частот на основе ФАП с ЧФД с зарядовой накачкой (б)
уменьшать ее, а затем наблюдать захват ФАП и срабатывание индикатора захвата. Результаты моделирования приведены на рис. 6.
До момента срабатывания индикатора захвата, настроенного так, что признак захвата подтверждается только после того, как в течение пяти периодов опорного колебания рассогласование по фазе не выйдет за пределы ±п, успевает сформироваться 15 управляющих импульсов. После обратной перестройки частоты опорного генератора происходит потеря синхронизма и индикатор захвата переводится в состояние "нет захвата" вторым после момента переключения фронтом входного сигнала.
Следовательно, предложенная схема индикатора захвата обладает следующими преимуществами: независимость от частоты опорного колебания (в схеме отсутствуют аналоговые элементы, требующие подстройки под частоту сигнала); быстрая реакция на срыв слежения и потерю синхронизма. К недостаткам схемы можно отнести то, что для принятия решения используется только информация о состоянии ЧФД и не принимаются во внимание показатели качества выходных
Рис. 6. Результаты моделирования переходного процесса после включения схемы и дальнейшей перестройки частоты опорного генератора (Ref, Feedback, Control, Lock)
сигналов, формируемых устройствами на основе ФАП, а также относительная сложность схемной реализации, сравнимая со сложностью самого ЧФД.
ЛИТЕРАТУРА
1. Floyd M.G. Charge-Pump Phase-Lock Loops // IEEE Transaction On Communications. Vol. COM-28. No. 11. November 1980.
2. Floyd M.G. Phase-lock Techniques. New Jersey: John Wiley & Sons, Inc. Hoboken, 2005. 450 p.
3. Vowe A.Dr. Patent EP 0878912 B1. Lock detector circuit for a phase locked loop. 2003.
4. Kallman K.A., Blanchard S.D., Bucher W.A. Patent US 5694440 A. Data synchronizer lock detector and method of operation thereof. 1997.
5. Levine S.N.Patent US 4617520 A. Digital lock detector for a phase-locked loop. 1986.
6. Wu Kuang Tsan, Sun Han, McNicol J. Patent US 7292653 B2. Carrier lock detector.
2007.
7. Markman I., Edde G.A. Patent US 7421042 B2. Carrier tracking loop lock detector.
2008.
8. Patent US 6879195 B2. PLL lock detection circuit using edge detection / M. Green, N.M. Nguyen, Y. Frans, D. Kim, T. Bystrom. 2005.
9. Bui M.M., Potemski A.S. Patent US 5126690 A. Phase locked loop lock detector including loss of lock and gain of lock detectors. 1992.
REFERENCES
[1] Floyd M.G. Charge-pump phase-lock loops. IEEE Transaction On Communications, 1980, vol. COM-28, no. 11.
[2] Floyd M.G. Phase-Lock Techniques. N.Jersey, J.Wiley Publ., 2005. 450 p.
[3] Vowe A.Dr. Lock detector circuit for a phase locked loop. Patent fRg, no. EP 0878912 B1, 2003.
[4] Kallman K.A., Blanchard S.D., Bucher W.A. Data synchronizer lock detector and method of operation thereof. Patent US, no. 5694440 A, 1997.
[5] Levine S.N. Digital lock detector for a phase-locked loop. Patent US, no. 4617520 A, 1986.
[6] Wu Kuang Tsan, Sun Han, McNicol J. Carrier lock detector. Patent US, no. 7292653 B2, 2007.
[7] Markman I., Edde G.A. Carrier tracking loop lock detector. Patent US, no. 7421042 B2, 2008.
[8] Green M., Nguyen N.M., Frans Y., Kim D., Bystrom T. PLL lock detection circuit using edge detection. Patent US, no. 6879195 B2, 2005.
[9] Bui M.M., Potemski A.S. Phase locked loop lock detector including loss of lock and gain of lock detectors. Patent US 5126690 A, 1992.
Статья поступила в редакцию 17.02.2014
Борис Ильич Шахтарин — д-р техн. наук, профессор кафедры "Автономные информационные и управляющие системы" МГТУ им. Н.Э. Баумана. Автор более 250 научных работ в области радиотехники, статистического анализа, фазовой синхронизации, формирования и обнаружения сигналов.
МГТУ им. Н.Э. Баумана, Российская Федерация, 105005, Москва, 2-я Бауманская ул., д. 5.
B.I. Shakhtarin — Dr. Sci. (Eng.), professor of "Autonomous Information and Control Systems" department of the Bauman Moscow State Technical University. Author of more than 250 publications in the field of radio engineering, statistical analysis, phase synchronization, formation and detection of signals.
Bauman Moscow State Technical University, Vtoraya Baumanskaya ul. 5, Moscow, 105005 Russian Federation.
Александр Анатольевич Тимофеев — аспирант кафедры "Автономные информационные и управляющие системы" МГТУ им. Н.Э. Баумана. Генеральный директор ОАО "Орфотек". Автор более 10 научных работ в области систем фазовой синхронизации. ОАО "Орфотек", Российская Федерация, 115054, Москва, 5-й Монетчиковский пер., д. 16, офис 2, к. 7.
A.A. Timofeev — post-graduate of "Autonomous Information and Control Systems" department of the Bauman Moscow State Technical University. General director of OOO "Orthotic". Author of more than 10 publications in the field of phase synchronization. OOO "Orthotic", Pyatyy Monyetchikovskiy per. 16, ofis 2, k. 7, Moscow, 115054 Russian Federation.
Вадим Витальевич Сизых — д-р техн. наук, профессор Московского государственного университета приборостроения и информатики.
Московский государственный университет приборостроения и информатики. Российская Федерация, 107996, Москва, ул. Стромынка, д. 20.
V.V. Sizykh — Dr. Sci. (Eng.), professor of the Moscow State University Instrument Engineering and Informatics.
Moscow State University Instrument Engineering and Informatics. Stromynka ul. 20, Moscow, 107996 Russian Federation.
