CC BY
0
УДК 004.032
DOI: 10.24412/2071-6168-2024-12-117-118
ТЕЛЕКОММУНИКАЦИОННЫЕ УСЛУГИ НА БАЗЕ ОТЕЧЕСТВЕННЫХ НЕЙРОСЕТЕВЫХ УСКОРИТЕЛЕЙ И СЕРВЕРОВ НА БАЗЕ NEURO MATRIX CARD
В.Н. Ручкин, Д.В. Григоренко, А.Г. Старун, Е.В. Ручкина
С разработкой и освоением современных отечественных многоядерных кристаллов Neuro Matrix [1-3], ELBRUS [4], Байкал [5] и др. появились перспективные задачи исследования, повышения качества и ускорения оказания телекоммуникационных услуг, в том числе перехода 5G - 6G, за счет более гибкого управления, достижения достаточной интеллектуальности и методики совместного (Co-Design) проектирования главными задачами исследования является создание более гибкого управления, достижения достаточной интеллектуальности и методики совместного (Co-Design) проектирования с более равнозначной, равноценной и эквивалентной замены структуры организации системы обработки. Для выбора наилучшей структуры предлагается фреймовая модель.
Ключевые слова: телекоммуникационных услуги, повышение качества, ускорители, теоретико-множественная эквивалентность, коллектив алгоритмов, коллектив роботов, кристалл, быстродействие, гибкость управления, принципы организации и самоорганизации, модуль NM Card.
Современный специализированный класс микро и нейропроцессоров и сопроцессоров выполняющий аппаратное ускорение эмуляции работы алгоритмов искусственных нейронных сетей компьютерного зрения, распознавания по голосу, машинного обучения, глубоких нейронных сетей и других направлений искусственного интеллекта. При этом, как правило, нейронный процессор содержит регистры, устройства для записи, хранения и считывания двоичных данных и выполнения других над ними. К классу нейронных процессоров относятся разные по архитектуре и специализации следующие типы чипов: нейроморфные процессоры, тензорный сопроцессор, процессоры машинного зрения, Deep Learning и специализированные модули с тензорными ядрами.
Логика нейроморфных процессоров узкоспециализирована, настроена для создания и разработки разных видов искусственных нейронных сетей и построена на обычных транзисторных ключах для построения вычислительных ядер, эмулирующих работу нескольких миллионов нейронов. В результате, одна единица нейроморфного с миллионами ядер алгоритмически может воссоздать массив из нескольких сотен тысяч нейронов и на порядок больше синапсов, например, Mobil EyeQ4 фирмы Intel в алгоритмах машинного обучения.
Тензорный сопроцессор представляют собой множество устройств - сопроцессоров, управляемых центральным процессором и оперирующих тензорами - объектами, описывающими преобразования элементов одного линейного пространства в другое и представляющих многомерные массивы чисел. При этом обработка этих массивов осуществляется с помощью специальных программных библиотек, например, TensorFlow. Сопроцессоры, как правило оснащаются собственной оперативной памятью и оперируют многоразрядными числами и узкоспециализированы для выполнения операций: матричное умножение, свёртка, используемые для эмуляции сверточных нейронных сетей машинного обучения. Например, тензорный вычислитель Google TPU - специализированная интегральная схема корпорации Google и предназначенная для использования с библиотекой машинного обучения TensorFlow. Устройство реализовано как матричный умножитель, управляемый CISC (Complex Instruction Set Computer) - инструкциями центрального процессора по шине PCIe 3.0. в виде матрицы размером 256 * 256. Инструкции устройства передают данные на узел или получают их из него, а также выполняют матричные умножения или свёртки. В результате вычислителем производится большого количества умножений на каждой матрице в секунду и доходит до сотен трлн.
Процессоры машинного зрения во многом похожи на тензорные процессоры, но являются узкоспециализированными для ускорения работы алгоритмов машинного зрения при использовании методов свёрточных нейронных сетей и масштабно - инвариантных функций преобразования. В таких устройствах больший акцент делается на распараллеливание потока данных между множеством исполнительных ядер, включая модели блокнотной памяти, как в многоядерных цифровых сигнальных процессорах. В качестве примера вычислитель IBM True North как исследовательский проект второго поколения от компании IBM. Микрочип был разработан в рамках программы DARPA SyNAPSE и имеет неклассическую архитектуру и изготовлен по планарной полупроводниковой технологии по техпроцессу 28 нм на заводе Sumsung, содержит 5.4 миллиарда транзисторов, с помощью которых реализованы: один миллион эмулированных нейронов, 256 миллионов эмулированных связей между нейронами, около 50 мегабайт SRAM памяти. Для организации такого количества элементов использовалось 4096 блоков - «ядер» в двухмерном массиве размером 64 на 64. Каждый блок содержит планировщик, модуль управления токенами, около 100 килобит SRAM памяти для хранения состояния нейронов и их связей, а также модуль коммуникации с соседними ядрами. В Российской Федерации научно - техническим центром (НТЦ) "Модуль" разработано промышленное семейство микророцессоров NeuroMatrix R. Первые нейропроцессоры были разработаны в конце 20 века 1998 год и были представлены моделями NM 6403, NM 6404 и NM 6405 [4]. В 2018 году появились нейропроцессоры нового поколения - многоядерные NM 6406, NM 6407 и NM 6408Я - 21 ядерный: четыре кластера по четыре ядра в каждом и пять ядер ARM Cortex A5, пять контроллеров внешней памяти типа DDR3, интерфейс с хост процессором на базе РО-Ех4 с пропускной способностью до 2ГБ/с и четыре высокоскоростных линка для связи с внешними процессорными системами с пиковой производительностью до 512 ГФлопс в формате одинарной точности и до 128 ГФлопс в формате двойной точности.
В настоящее время НТЦ "Модуль" перешел на новый уровень проектирования и разработал специализированные модули по технологи 5-7 нм с тензорными ядрами и широко внедряет встраиваемые модули МС 127.05, нейросетевой карты NM Card и мезонимы, включающие несколько специализированных модулей в единой промышленной стойке для мощных ускорителей различного народно хозяйственного назначения и оказания социальных услуг.
Задачи обработки телекоммуникационной среды. Современная телекоммуникационная среда (ТКС) представляет собой четырехуровневую структуру обмена информацией между источниками, приемниками и абонентами
117
и включает в себя: телекоммуникационные узлы аппаратно-программных комплексов, называемых провайдерами и оказывающими услуги пользователям; каналы связи и физические соединения; Users - сеть пользователей и центры обработки и хранения данных (ЦОДы). При этом ТКС обеспечивает: передачу сообщений с целью в виде трафика и осуществление хранения информации; рассылку информации по созданному маршруту различным пользователям; прием информации в виде трафика по созданному маршрута согласно имеющимся адресам отправителя и получателя; хранение информации: постоянное, временное, промежуточное, облачное или архивное. Другими словами, телекоммуникационные узлы являются провайдерами оказания различных услуг всем пользователям сети Интернет независимо от места проживания, вероисповедания и физического состояния абонента. В качестве провайдера могут быть различные государственные компании, фирмы с частным капиталом, государственные услуги, пенсионный фонд, фонды социальных служб: ГосУслуги, Ростелеком, СБЕР, Умка и др. Для обслуживания все возрастающих объемов информации с минимальными задержками и без потерь требуется специальная высокоскоростная аппаратура и программное обеспечение в виде ускорителей РС и серверов, тензорных сопроцессоров, процессоров машинного зрения или специализированных модулей с тензорными ядрами. В противном случае необходимо срочное восстановление и повторный прием - передача.
Стремительная цифровизация всех отраслей экономики закономерно ведет к росту потребности в хранении и обработке больших объемов информации. Банковские системы оплаты, онлайн приложения, CRM-системы, социальные сети - требуют все большого цифрового пространства и бесперебойного предоставления услуг. Для реализации этих функций и создаются центры обработки данных.
Основная задача ЦОД заключается в организации надежного пространства для хранения и обработки информационных данных. Современные инженерно-телекоммуникационные комплексы ЦОД позволяют предоставлять сервис даже в случае внешних аварий или чрезвычайных ситуаций крупным компаниям, клиентам более мелких предприятий и только начинающим свое развитие. Основными блоками ЦОД являются: информационный блок с серверами и оборудованием хранения, защиты и обработки информации; телекоммуникационный блок с сетевыми устройствами для связи информационного блока с клиентами и глобальной сетью Интернет; инженерный блок с системами оптимальной работоспособности серверного и сетевого оборудования:
Системы электроснабжения, бесперебойной подача электропитания в ЦОД осуществлена за счет создания несколькими независимыми энерговводами и источниками бесперебойного питания (ИБП) с целью защиты устройств от возможных скачков напряжения и длительного отключение основного источника электропитания.
Система кондиционирования с целью обеспечения нужного уровня «тепловыделения» и поддержки оптимальной температуры, очистки воздуха от пыли и уровня влажности.
Система пожарной безопасности автоматизированная дублирующая система пожаротушения со впрыскиванием галогенированного газа и снижения доли кислорода в воздухе.
Система автоматизированного мониторинга показания датчиков температуры, влажности, срабатывания сигнализации или незаконного проникновения в помещение.
Система контроля доступа для предотвращения доступа третьих лиц к оборудованию и сохранения конфиденциальности данных.
ЦОД предоставляет следующие виды услуг:
Colocation — аренда пространства ЦОД для размещения клиентского оборудования. Предполагает выделение места в стойке размером с один или несколько юнитов, а также всей стойки или даже нескольких.
Dedicated — аренда физического сервера для дальнейшего использования под нужды клиента.
VPS - аренда виртуального сервера с выделением необходимых ресурсов процессора, оперативной памяти и объемом дискового пространства. Аналог аренды физического сервера, но более экономичный.
Облачное хранилище — аренда системы хранения данных. Предполагает размещение информации с возможностью круглосуточного доступа.
Администрирование серверов. Установка, настройка и конфигурирование операционных систем и баз данных сотрудниками ЦОД с последующим обеспечением его бесперебойной работы.
Дополнительные услуги ЦОД: организация защиты от DDos-атак, приобретение лицензии ISP, анонс сетей (BGB).
Перечисленные выше задачи ЦОД, оказываемые услуги, информационный блок, телекоммуникационный блок и инженерный блока также требуют при работе с клиентами и глобальной сетью Интернет дополнительной специальной высокоскоростной аппаратуры и программное обеспечение в виде ускорителей РС и серверов.
Технические достоинства нейросетевых ускорителей РС и серверов.
Микросхема К1879ВМ6Я представляет собой высокопроизводительный матрично - векторный двухядер-ный микропроцессор, имеющий RISC - архитектуру с элементами VLIW - Very Long Instruction Word b SIMD - Single Instruction Multiple Data. Каждое из процессорных я весовых коэффициентов на вектор данных дер состоит из управляющего процессора и векторо-матричного сопроцессора, один из которых занимается обработкой данных с фиксированной точкой - другой обрабатывает данные в формате с плавающей точкой.
Микросхема К1879ВМ8Я является многоядерным нейропроцессором на базе оригинальной архитектуры NeuroMatrixCore 4 c управлящим RISC процессором ARM Cortex A5.
Аппаратная поддержка матричных и векторных операций включает в себя:
Выполнение двухвекторной АЛУ операции за один процессорный такт.
Умножение предварительно загруженной матрицы данных за один процессорный такт. Данная базовая операция позволяет существенно увеличить число операций умножения с накоплением (МАС), приходящихся на долю одной операции ввода/вывода.
Выполнение на проходе функции насыщения над элементами векторов с целью исключения переполнения при арифметических операциях.
Выполнение операции произвольной коммутации отдельных элементов в векторе и даже отдельных разрядов в любом элементе вектора за один процессорный такт. Все вышеперечисленные операции выполняются над векторами, представляющими собой 64 - разрядные слова, в которых упакованы данные, представленные в дополнительном коде с фиксированной точкой или 32 - разрядные данные в формате с плавающей точкой.
Программная настройка исполнительных узлов для работы с векторами данных в формате с фиксированной точкой, содержащих требуемое количество элементов требуемой разрядности. В общем случае количество элементов в векторе и их разрядность могут принимать любое значение в пределах от 1 до 64. Единственное ограничение заключается в том, что суммарная разрядность всех элементов каждого вектора должна быть кратна 64 бит. Данное свойство позволяет даже в пределах одной задачи варьировать соотношением производительность/точность - повышать производительность процессора за счет снижения точности вычислений и, наоборот, повышать точность за счет снижения производительности.
Возможность выполнения векторных, матричных операций и операций над комплексными числами за один такт при работе с данными в формате с плавающей точкой одинарной точности.
Мнготактовый характер векторных команд содержит специальное поле, задающее количество повторений их выполнения от 1 до 32, что позволяет аппаратно поддерживать короткие циклы и увеличить плотность программного кода.
Одновременное выполнение до восьми операций ввода/вывода за один процессорный такт.
Введение в структуру аппаратной вершины системного стека с целью ускорения процесс возврата из подпрограммы и процедуры обработки прерывания.
Введение механизма очередей в конвейер процессора с целью достижения максимальной производительности при работе с банками синхронной памяти, имеющими различную глубину конвейера.
Перечисленные выше технические решения позволяют эффективно использовать в качестве высокопроизводительного процессора цифровой обработки сигналов, ориентированного на решение задач обработки больших потоков данных в реальном масштабе времени: цифровая обработка сигналов, обработка изображений, навигация, связь, эмуляция нейронных сетей и т.д.
Микросхема представляет собой высокопроизводительный программно перестраиваемый векторно-матричный микропроцессор с оригинальной динамической суперскалярной параллельной архитектурой и сверхбольшими словами команд. Его архитектура позволяет эффективно решать широкий круг задач, включая различные векторно-матричные и матрично-векторные вычислительные операции, вычисление преобразования Фурье, Адама-ра и других математиков, цифровую фильтрацию и цифровую коммутацию. Кроме того, микросхема может быть использована в качестве базового элемента при построении мультипроцессорных параллельных вычислительных систем, в том числе на кристалле.
Современные технологические пути развития 5G - 6G.
Переход на передачу потокового видео с 4k на 8k.
Увеличение скорости на выгрузку откроют двери городским системам видео наблюдения с интеллектуальным распознаванием лиц на всех континентах. Например, правительство Шанхая с 2015 г. установила 170 млн. «умных видеокамер» с целью обнаружения преступника в толпе порядка 50 тыс. человек. Это дает экономию средств на обеспечение безопасности и порождает положительный социально экономический эффект гражданам и туристам.
Ключевым 5G продуктом является ноутбук с подключением к Sky Office и концепцией переноса вычислительной мощности в облако посредством встроенного 5G модема Cloud Drive MS Office 365 и игровых программ Cloud Games.
До 2040 года предполагается перевести весь транспорт на беспилотное управление согласно концепции C-V2X - Cellular Vehide to Everthing, в рамках которого планируются следующие направления: V2V, V2T, V2P -пешехода, V2H - , V2N - и др. Например, в 2018 г. фирма Мегафон провела испытания по технологии V2X с пассажирским автобусом.
Теоретико-множественное представление кластерного анализа архитектуры на чипе.
Предлагаемая модель совместного выбора аппаратных и программных средств (Co-Design) во встроенных компьютерных системах Multy Core Neuro Micro Programmable Architecture on Chip (MCNMPAoC), Cyber-Physical Systems (CPS), Smart (mobile) CPSs или, так называемых, Интернет Вещей Internet of Things (IoT) [2], эффективно обеспечиваемые отечественным гетерогенным модулем на кристалле МС 127.05 [4-5].
Принцип функциональности.
В любой вычислительной цифровой системе алгоритм функционирования определяется кортежем конечного числа простейших арифметических: сложение, вычитание, умножение, деление и логических: больше, меньше, равно, неравно действий Oi или операций и математически описывается следующим теоретико-множественным представлением:
Ä®=<Ol, Oq,...Oh, O2, Ol,... Or>, (1 )
где Ä® - алгоритм в виде упорядоченного множества (кортеж) действий, |A®| есть длина (мощность) алгоритма, Oi - простейшие арифметические и логические действия или операции.
Принцип функциональности позволяет рассматривать вычислительную систему как комбинационное устройство на базе специализированной элементной базы со своим набором технических характеристик: множество команд, производительность, определяемая частотой главного микропроцессора, цена, потребляемая мощность и т.д.
Выбор элементной базы или chipset.
Этап выбора элементной базы или chipset математически записывается как представление любой операции в виде набора команд или кортежа
Ог ^ {MK m }; Vm = 1, Km; V/ = 1L
, (2) гдеMKесть набор или множество командMK={MKi,MK2,...,MKm} конкретного chipset.
Выражение (2) описывает процесс компиляции любого вычислительного устройства, в результате которого каждому алгоритму ставится в соответствие программа обработки как кортеж команд:
PR<j)=<MKi,MK2,...MKi,...MKM > (3)
В результате выражение (3) определяет внутренний язык вычислительной системы, который можно оптимизировать с точки зрения количества команд в процессе компиляции.
Алгоритм связанной компиляции действующих исходных программ:
рки): ^ ^ РК^, 1 = 1, * . (4)
Выражение (4) определяет централизованную структуру обработки данных одним процессором или яд-
ром.
Описание параллелизма подпрограмм кластеров CLi and Clk
Для описания параллелизма и параллельного выполнения подпрограмм обработки
RO,, ROk
исходная программа (4) разбивается на множество кластеров CLi,... Clk и вводится понятие структуры SwOS организации двумя и более действующими вычислительными устройствами, функциональными модулями, физическими ядрами или кластерами с целью обработки ими кластеров CLi и Clk [6]. При этом каждый модуль, ядро или кластер может выполнять либо часть алгоритма, алгоритм или несколько алгоритмов в зависимости от исходного алгоритма (1).
Определение и анализ всего множества возможных структур
Sw е S : PR ^ {ROt }; Vi = \J; Vw = \W
В результате разбиения на кластеры возникает множество вариантов структур (5), что позволяет определенной программе обработки коррелировать набор CL1 кластеров.
Выражение (5) определяет все множество кластерных структур SwOS нейро процессорной архитектуры в случае, когда уже определены все множество Sw анализируемой вычислительной структуры приводит в соответствие с конкретной программой обработки независимый набор и неравные кластеры. Количество кластеров совпадает с количеством классов эквивалентности, а кратность зависит от порядка класса эквивалентности.
Выражение (5) определяет уже распределенную структуру обработки SwOS вычислительных ресурсов. Оно отражает частичную эквивалентность: симметричность, рефлексивность и транзитивность независимых модулей, ядер или кластеров как множество ядер с выраженным неявным параллелизмом.
Анализ явного параллелизма.
Рассмотрим возможные варианты решения Задачи (4) для создания производственной модели экспертной
системы.
Анализ неявного (fuzzy) параллелизма.
Для сохранения семантики ввода, мы вводим явный и неявный (нечеткий) параллелизм [8] кластеров. В качестве рамочной модели экспертной системы мы рассматриваем следующие возможные варианты решения задачи (5). В основе предложенного подхода [8, 9] лежат алгоритмы в виде упорядоченного набора операций.
Анализ полученных результатов.
Пользовательский интерфейс экспертной системы.
Пользовательский интерфейс экспертной системы выбора наилучшей структуры включает в себя четыре окна. В первое окно загружаются результаты анализа конкретного алгоритма, осуществляемого в данный момент и включающего: число определяемых классов эквивалентности равное числу кластеров, порядок каждого класса или кластера, характер обмена данными внутри класса и между классами-кластерами. Во второе окно выводится название структуры. В третье окно помещается графическое представление стратегии кибербезопасности в виде полученной структуры, которая указывает количество используемых кластеров - 4, количество используемых ядер в кластере и связи между кластерами и ядрами. Неуказанные ядра находятся в спящем режиме и могут быть подключены при увеличении объемов обрабатываемых данных или изменении алгоритмов обработки: более сложные и менее сложные.
Заключение. Постановка проблемы. С появлением современных отечественных многоядерных микропроцессоров на кристалле Neuro Matrix [1-3], ELBRUS [4], Байкал [5] и др. возникают новые перспективные задачи исследования, повышения качества и ускорения оказания телекоммуникационных услуг, в том числе перехода 5G -6G, за счет более гибкого управления, достижения достаточной интеллектуальности и методики совместного (Co-Design) проектирования и анализа архитектуры вышеуказанных средств. Кроме того, разработка более эффективных алгоритмов аппаратных и программных средств и исследование различных структур организации позволит значительно ускорить работу РС и серверов в процессе телекоммуникации.
Цель. Анализ архитектуры и возможностей универсальной отечественной нейропроцессорной платформы организации архитектур роботов на кристалле на основе теоретико-множественной эквивалентности коллектива алгоритмов коллективу роботов и кластерного анализа позволяет осуществляется построением концептуальной модели совместного проектирования и реализации киберфизического представления организации роботов нейро-сетевого коллектива автоматов на кристалле для ускорения оказания телекоммуникационных услуг, включая переход 5G - 6G.
Результаты. С целью эффективного ускорения оказания телекоммуникационных услуг, включая переход 5G - 6G, на основе теоретико-множественной эквивалентности коллектива алгоритмов коллективу роботов на кристалле предложены кластерный анализ, абстрактный синтез, минимизация и структурный синтез формализации концептуальной модели совместного проектирования аппаратного и программного обеспечения роботов как совокупность связанных между собой автоматов.
Практическая значимость. Разработанная авторами экспертная система выбора на основе концептуальной модели совместного проектирования аппаратного и программного обеспечения роботов на кристалле как совокупность связанных между собой автоматов по аддитивной функции полезности структуры демонстрирует возможности гетерогенной многоядерной системы на кристалле (СнК) К1879ВМ8Я в виде инструментального тензорного модуля МС127.05, тензорной карты NM Card или встраиваемого нейросетевого ускорителя в форм - факторе мезо-нинной платы с РО -e4 интерфейсом на базе нейропроцессора NM6408 и NM Mezzo.
В процесс исследования процесса перехода от старого 5G к новому 6G предлагается совместное использование современных на данный момент специальных средств Virtualization Based Security (VBS). Реализация такого проекта базируется на универсальном отечественном импортозамещенном гетерогенном мульти ядерном модуле MS 127.05 с 16 процессорными ядрами NeuroMatrix Core 4 и пятью ARM Cortex-A5 units на чипе ULSI 1879VM8Ya с
целочисленными данными и с плавающей точкой. 64 - битный RISC процессор с архитектурами VLIW, EPIC, SIMD и суперскалярностью для существенно повышения защищенности и конфиденциальности вычислительных платформ. Эта интеллектуальная аппаратно - программная платформа обеспечивает мульти ядерную обработку по известным и распространенным алгоритмам: GOST, AES, DES, 3DES глубокого машинного обучения с целью анализа и обработки 5G - 6G приложений в современных Cyber-Physical Systems (CPSs), Smart (mobile) CPSs или, так называемых, Internet of Things (IoT).
Список литературы
1. V.N. Ruchkin, B.V. Kostrov, Vladimir Fulin, Vitaly Romanchuk, A.N. Kolesenkov, E. Ruchkina, Alexei Kor-yachko, Personal Trusted Platform Module on Multi Core System for 5G Security & Privacy, Proceedings of the 13th International Conference ELEKTRO 2020, Region IEEE 8, Czechoslovakia and Italian Section of IEEE on May 25th - 28th, 2020 DOI
2. A. Chernikov, V. Chernikov, P. Vixne, A. Shelukhin, "New Core Of Signal Processor Core NMC4 Of Set Neuro Matrix" Proceding of 6th Moscow Supercomputing Forum 2015, pp. 12-13
3. A. Chernikov, V. Chernikov, P. Vixne, A. Shelukhin, "New Core Of Signal Processor Core NMC4 Of Set Neuro Matrix" // Proceding of 6th Moscow Supercomputing Forum 2015, pp. 12-13.
4. Суминов К.А., Бочаров Н.А. Исследование ограничений применимости микропроцессоров ЭЛЬБРУС для решения задач технического зрения // Известия ЮФУ. Технические науки. 2022. №1 (225). URL
5. Колотников А. Применение SIMD - блока в процессоре «Байкал - Т1» для задач шифрования по ГОСТ 28147 - 89 // Электронные компоненты № 4, 2018 г.
6. Ruchkin V.N. Klasternyy analiz kollektiva algoritmov mnogoyadernykh neyronnykh setevykh avtomatov i robotov na kristalle // Problemy informatsionnoy bezopasnosti. Komp'yuternyye sistemy. Sankt - Peterburgskiy politekhnicheskiy universitet Petra Velikogo. 2023. №4. S. 133 - 144. ISSN: 2071 - 8217.
7. Ruchkin V.N. Intellektualnaya strategiya obespecheniya bezopasnosti posredstvom vybora postroyeniya vychislitel'nykh i neyronnykh setey [Tekst] / V.N. Ruchkin, B.V.Kostrov, V.A. Fulin // Problemy informatsionnoy bezopasnosti. Komp'yuternye sistemy. Sankt - Peterburgskiy politekhnicheskiy universitet Petra Velikogo. 2022. №3. S. 9 -23. ISSN: 2071 - 8217.
8. Ruchkin V.N. Intellektual'nyye vozmozhnosti klasternogo analiza struktury neyroprotsessornykh perekhodov 5G - 6G [Tekst] / V.N. Ruchkin, B.V. Kostrov, V.A. Fulin // Dinamika slozhnykh sistem - XXI vek. 2020. №2. S. 10 - 18. ISSN: 1999 - 7493.
9. Ruchkin V.N., Personal Trusted Platform Module for the Multi-Core System of 5G Security and Privacy / V.N. Ruchkin,V.A. Fulin, V.A.Romanchuk // Proceedings of the 3nd Mediterranean Conference on Embedded Computing MECO 2014. Montenegro, Budva, pp.166-169.
10. V.N. Ruchkin, B.V. Koctrov, A.G. Svirina "Systems of Artificial Intelegence. Neural Networks and Neural Computers", Moscow, KURS, 2018, 288 p.
Ручкин Владимир Николаевич, д-р техн. наук, профессор, [email protected], Россия, Рязань, Московскоий университет имени С.Ю. Витт,
Ручкина Екатерина Владимировна, доцент, [email protected], Россия, Рязань, Рязанский государственный радиотехнический университета им. В. Ф. Уткина,
Старун Алексей Геннадьевич, agstar@rambler. ru, Россия, Рязань, Московский университет имени С.Ю.
Витте,
Григоренко Дмитрий Владимирович, генеральный директор, [email protected]. Олссия, Рязань, АО НПО «Рязаньприбор»
УДК 004.896
DOI: 10.24412/2071-6168-2024-12-121-122
ОПРЕДЕЛЕНИЕ ОПТИМАЛЬНЫХ ПАРАМЕТРОВ СИСТЕМЫ РЕГУЛИРОВАНИЯ УРОВНЯ В КОНДЕНСАТОРЕ ТУРБОАГРЕГАТА С ПРИМЕНЕНИЕМ ГЕНЕТИЧЕСКОГО АЛГОРИТМА
И.А. Шалабанов, Л.А. Денисова, В.А. Мещеряков, А.П. Науменко
В статье рассмотрены вопросы определения оптимальных параметров настройки автоматической системы регулирования (АСР) при помощи генетического алгоритма (ГА). С целью исследования работы регулятора уровня в конденсаторе турбоагрегата разработана его модель, с использованием которой выполнены расчеты переходных характеристик при возмущениях. Проведён анализ устойчивости АСР с оптимальными параметрами, найденными при помощи ГА.
Ключевые слова: конденсатор турбоагрегата, система регулирования уровня, генетический алгоритм оптимизации.
Введение. Эффективность работы автоматических систем регулирования (АСР) технологических процессов в теплоэнергетике зависит как от характеристик используемого теплотехнического оборудования и степени его износа, так и правильной настройки контуров регулирования с точки зрения обеспечения устойчивости и оптимизации режимов функционирования [1-15].
