CC BY
139Компоненты и технологии, № 5'2004
Состояние рынка
и расширение сферы применения ПЛИС
Программируемые логические интегральные схемы (ПЛИС) и инструментальные средства разработки проектов на их основе представляют собой платформу для создания реконфигурируемых высокопроизводительных цифровых систем и устройств с минимальными материальными затратами и сокращенным временем на проектирование.
Владимир Вычужанин
vint53@list.ru
ПЛИС — высокоинтегрированные гибкие универсальные устройства с мощной логикой, памятью и внутрисистемным репрограммированием. Расширение сферы применения ПЛИС определяется растущим спросом на устройства с быстрой перестройкой выполняемых функций, сокращением проектно-технологического цикла новых или модифицируемых изделий, наличием режимов изменения внутренней структуры в реальном масштабе времени, повышением быстродействия, снижением потребляемой мощности, разработкой оптимизированных сочетаний с микропроцессорами и сигнальными процессорами (DSP), а также снижением цен на эти устройства. Расширение сферы применения отражается в росте объемов продаж, а также оценках технологического уровня и перспектив развития ПЛИС представителями крупнейших компаний-производителей электронной аппаратуры.
По принципу формирования требуемой структуры целевого цифрового устройства ПЛИС относят к двум группам. CPLD (Complex Programmable Logic Device) — комплексные программируемые логические устройства, энергонезависимые и с некоторым ограничением допустимого числа перезаписи содержимого. FPGA (Field Programmable Gate Array) — программируемые пользователем вентильные матрицы, не имеющие ограничений по числу перезаписей.
В цифровой обработке сигналов (ЦОС) ПЛИС по сравнению с DSP имеют такие преимущества, как возможность организации параллельной обработки данных, масштабирование полосы пропускания, расширяемость устройства. В настоящее время производители ПЛИС успешно расширяют семейства микросхем, представляющих альтернативу ASIC (Application Specific Integral Circuit) и DSP. Исследованиями фирмы Celoxica и редакции журнала Electronics Weekly (2003 г.) установлено, что по количеству вентилей ПЛИС сравнялись с полностью заказными специализированными микросхемами ASIC.
Xilinx, Altera, Actel, Atmel, Lattice Semiconductor, Cypress Semiconductor и другие компании активно создают ПЛИС, отличающиеся наличием новых функций и способствующих дальнейшему расширению сферы их применения.
По результатам деятельности в 2003 году (рис. 1) компании Xilinx, Altera и Actel стали основными разработчиками идеологии применения ПЛИС. Рассмотрим деятельность компаний-производите-лей ПЛИС, создавших новые серии микросхем, а также сферы их применения за последние два года.
Xilinx (www.xilinx.com; www.plis.ru) основана в 1984 году. Во втором квартале 2004 года чистый доход компании превысил $ 69 млн, что в сравнении с аналогичным периодом 2003 года дает рост 29%. Редакция журнала Fortune (www.fortune.com) поставила в 2004 году Xilinx на 10-е место в списке 100 мировых компаний, имеющих наилучшие перспективы развития.
Xilinx при изготовлении ПЛИС использует технологии на основе статического ОЗУ (FPGA серий ХС 4000, XC 3000, XC 5200, Spartan, Virtex), Flash-памяти (CPLD XC 9500) и ЭППЗУ (CPLD серии CoolRunner).
Компания Xilinx—создатель ПЛИС FPGA. В 2003 году доля произведенных FPGA составила 59% от общего мирового производства. В настоящее время популярными семействами являются Virtex-II,
Actel, 6% Qu'<*Logic, 2% -----------\ Other, 1%
Lattice*, 9%
Altera, 32%
Рис. 1
Xilinx, 50%
Є
Компоненты и технологии, № 5'2004
Virtex-II Pro, Spartan-IIE и Spartan-3 (см. таблицу).
FPGA серий Virtex и Spartan кроме элементов логики, реализуемых в логических ячейках (LC — Logic Cells), содержат: встроенную оперативную память, не занимающую LC; быстродействующие модули общего назначения; элементы реализации стандартов входов-выходов. На основе архитектуры Virtex-II и технологии Extreme DSP, а также таблицы поиска и регистров, строятся элементы DSP типа умножителей-аккумуляторов (МАС). Алгоритмы ЦОС реализуются в ПЛИС в виде конвейеров из МАС. Модификация алгоритма осуществляется путем динамической загрузки. В модули общего назначения FPGA кроме блочной RAM (Virtex-II, Virtex-II Pro с объемом памяти в блоке 18 кбит) входят блоки умножения (соответственно до 168 и 556, 18x18 бит). Семейство Virtex-II Pro дополнительно содержит встроенные последовательные приемопередатчики со скоростью передачи в дуплексном режиме до 3,125 Гбит/с на канал, а также ядра микропроцессоров IBM. Для согласования логических сигналов по уровню используются различные напряжения питания логического ядра и блоков ввода-вывода (I/O), а также применяется технология Select I/O, позволяющая каждый блок I/O запрограммировать в соответствии с определенным стандартом. Компания Xilinx в 2002 году, используя ядра RISC-процессоров IBM PowerPC и ПЛИС Virtex-II Pro, расширила сферу приложения ПЛИС. Ядро содержит: 5-ступенчатый конвейер обработки данных; устройство аппаратного умножения и деления; тридцать два 32-разрядных регистра общего назначения; двунаправленный модульно-ассоциативный кэш команд и кэш данных (по 16 кбайт); устройство управления памятью. Потребляемая мощность ядра — 0,9 мВт/МГц. При построении ядра реализована шинная архитектура IBM Core Connect. Такое комбинирование выгодно тем системным разработчикам, для которых проектирование ASIC экономически нецелесообразно. В 2003 году компания для производства Virtex-II Pro перешла на обработку пластин диаметром 300 мм, что может снизить стоимость схем на 50%. При поставках партий 250 тыс. штук по $30 Xilinx предлагает Virtex-II Pro, включающий 6700 логических элементов, встроенное ОЗУ емкостью 500 кбит, ядро PowerPC и четыре последовательных приемопередатчика. При цене $100 фирма включает в FPGA 20000 логических элементов, встраиваемое ОЗУ емкостью 1,5 Мбит с двумя ядрами PowerPC и восемь приемопередатчиков RocketI/0. Компания Xilinx для изготовления специализированных FPGA в 2003 году приступила к использованию модульной архитектуры ASMBL (Application Specific Modular Block). Архитектура ASMBL опробована на серии Virtex, изготовленной по технологии 90 нм. Структура напоминает системную объединительную плату. Модификация платформ FPGA осуществляется без изменения технологии кристалла. Физически кристалл ASMBL состоит из колонок, содержащих программируемые логические уст---------------------www.finestreet.ru -
Параметры
Семейства ПЛИС Количество типов микросхем Технология, нм Количество вентильных элементов Мин. Макс. Количество логических элементов, тыс. Мин. Макс. Произво- дительность, МГц Макс, количество контактов I/O Макс, объем блочной RAM, кбит Напряжение питания ядра, В
1 Xilinx
Virtex-II (FPGA) 11 120 40K 8M 512 93,184 420 1,108 3,026 1,5
Virtex-II Pro (FPGA) 10 130 15K 8M 432 125,136 500 1,200 10,008 1,5
Spartan-IIE (FPGA) 7 130 50K 600K 1,536 2,700 200 514 288 1,8
Spartan-3 (FPGA) 10 90 50K 5M 1,536 74,880 326 784 1,872 1,2
Cool Runner-II (CPLD) 6 180 - - 32 512 333 276 - 1,8
| Altera
Stratix (FPGA) 8 130 - - 10,570 114,140 250 1,314 10,118 1,5
Stratix GX (FPGA) 7 130 - - 10,570 41,250 250 544 3,423 1,5
Stratix II (FPGA) 6 90 - - 15,600 179,400 500 1,173 9,383 1,2
MAX II (CPLD) 4 180 - - 240 2,210 - 272 - 1,5
1 Actel
ProASICPLUS (FPGA) 7 220 75K 1M 3,072 56,320 240 712 198 2,5
RoadTolerant RTAX-S P О A) 6 - 250K 2M 1,408 10,752 300 684 288 2,5
1 Atmel
AT40K (FPGA) 14 - 5K 150K 256 7,680 250 640 51,0 3,3 5,0
AT6000 (FPGA) 8 - 6K 30K 1,024 6,400 350 204 - 3,3 5,0
| Lattice
ispMACH4000C (CPLD) - - - - 32 512 400 208 - 2,5
ORCA Series 4 (FPGA) 8 - - - 4,992 16,192 - 466 148 1,5
ройства, память, устройства ЦОС, быстродействующие устройства I/O, микропроцессорные ядра и другие функциональные блоки. Целью является быстрое создание FPGA путем сборки колонок на основе глобальной маршрутизации. Массовые поставки таких схем начнутся в 2005 году.
На основе FPGA семейства Spartan-IIE построено семейство Spartan-3 (с технологией изготовления на пластинах диаметром 300 мм). Такое решение позволило получить большее количество кристаллов с одной пластины. Снижение стоимости кристалла эквивалентной емкости может достигать 80%. Семейство специально разработано для использования в электронных устройствах, рассчитанных на большие тиражи и требующих низкой стоимости комплектующих. Архитектура семейства Spartan-3 содержит пять программируемых элементов:
• конфигурируемый логический блок;
• независимые блоки I/O с поддержкой 24 различных стандартов;
• 17 несимметричных стандартов передачи сигналов;
• блоки памяти;
• цифровые блоки управления синхронизацией.
Схема Spartan-3 обеспечивает 330 млрд операций умножения с накоплением в секунду (используются до 104 встроенных умножителей 18x18 бит), что на порядок выше, чем у самых быстродействующих DSP. Логика JTAG этих устройств совместима со стандартами IEEE 1149/1532. Цена партии 250 тыс. штук — от $3,5 до $100.
В технических решениях изделий класса «системы на кристалле» (SoC) для реализации специализированного процессорного ядра в виде загружаемой в FPGA структуры компания Xilinx предлагает семейство ядер (8- и 32разрядные ядра PiraBlaze и MicroBlaze) с архитектурой Soft Processor, оптимизированной для реализации на основе ПЛИС различных серий. Достоинство такого подхода — возможность использования стандартных ПЛИС и конфигурация архитектуры процессора под конкретную специфику задачи. На рис. 2 в качестве примера приведена блок-схема анализатора оптического спектра видеосигналов. В схеме используется ядро MicroBlaze на основе Spartan-3.
О
Компоненты и технологии, № 5'2004
IDE • • • IDE IDE • • • IDE IDE • • • IDE
IDE
IDE <r
MultïTrack ____
interconnect
Logic
Element
Logic
Element
IDE
Logic
Element
Logic
Element
Logic
Element
Logic
Element
IDE Logic Element Logic Element Logic Element
Logic
Element
Logic
Element
- Log/c Array Block (LAB)
Logic
Element
Рис. 3
MulHTrack
interconnect
Компания Xilinx — не только создатель FPGA, но и разработчик серий CPLD (XC9500, CoolRunner, CoolRunner-II). Среди последних разработок компании — семейство CoolRunner-II с архитектурой XPLA3 (см таблицу). В сравнении с CoolRunner достигнуто более низкое энергопотребление и высокое быстродействие (применена технология FZP), реализованы возможности поддержки различных цифровых сигнальных стандартов I/О. Семейство CoolRunner-II выполнено на КМОП-технологии, а значит, возможно его масштабирование, дальнейшее увеличение плотности элементов и быстродействия, снижение потребляемой мощности, оптимизация стоимости.
Детальный учет особенностей структуры кристаллов FPGA и CPLD Xilinx осуществляется в специализированных САПР. Известные САПР Foundation Series и Alliance Series с 2003 года трансформировались в системы ISE (Integrated Synthesis Environment) Foundation и ISE Alliance версии 6.1i. Последняя версия интегрированного программного обеспечения (ПО) позволяет повысить быстродействие последних моделей ПЛИС до 400 МГц и обеспечить эффективное конструирование на кристалле меньшей площади. Снижение производственной стоимости может достигать 60%. Для ПЛИС емкостью до 300 тыс. вентилей применяются САПР ISE Basex и свободно распространяемая ISE WebPack, поддерживающие ограниченный набор кристаллов и не содержащие некоторых инструментальных модулей. Для упрощения взаимодействия различных САПР используется стандартный формат файлов обмена данными EDIF (Electronic Data Interchange Format), поддерживаемый многими производителями САПР.
Помимо компаний-производителей ПЛИС многие сторонние фирмы-разработчики интегральных схем участвуют в создании САПР. Компания Mentor Graphics поставляет семейство средств синтеза — Precision Synthesis. Данный продукт является частью
комплексного маршрута проектирования ПЛИС, включая создание, верификацию и интеграцию проекта, в том числе с использованием IP-cores. Пакет представляет собой масштабируемую платформу проектирования как для Virtex-II компании Xilinx, так и для FPGA-архитектуры Stratix, Excalibur компании Altera. Инструментальный комплект CoolRunner-II DesignKit, выпущенный фирмой Digilent Inc., предназначен для практического изучения методов проектирования цифровых устройств на основе CPLD компании Xilinx и последующего программирования кристаллов. Инструментальный комплект SET — StartenKit (разработка Scan Engeneering Telecom) используется для аналогичных целей, а также разработки прототипов встраиваемых микропроцессорных систем, но уже для FPGA фирмы Xilinx. Для отладки ПО SoC может использоваться JTAG-эмулятор WindPower ICE (разработка WindRiver Systems). Через WindPower ICE можно загружать FPGA и программировать CPLD.
Известно, что надежные и полные интеллектуальные решения IP (Intellectual Property) предлагаются самими фирмами-разработчи-ками. В издаваемом компанией Xilinx журнале для пользователей Xilinx IP Selection Guide для ряда областей применения публикуются перечни сотен IP-решений. Некоторые сферы приложений ПЛИС компании:
• Коммуникации и сети (поддержка дуплексного режима 1 Гбит Ethernet — Virtex-II; поддержка режима 10/100 Мбит Ethernet — Virtex-II, Spartan-II; декодер Рида-Соломона для цифового TV, кабельных модемов, беспроводных сетей — серии Virtex, Spartan).
• ЦОС (преобразования Фурье — серия Virtex; регистр сдвига с линейной обратной связью для исправления ошибок в системах передачи данных — серии Virtex, Spartan).
• Математические функции (сумматор, вы-читатель — серии Virtex, Spartan; делитель в режиме с плавающей точкой для DSP-приложений — серии Virtex, Spartan-II).
• Память и ее компоненты (ассоциативная
память — серии Virtex, Spartan).
Расширяется сфера применения FPGA Xilinx в структурах суперкомпьютеров. Фирма HP Laboratories на базе ПЛИС создала систему Genetic Algorithm Supercomputer. Компания Cray использовала в системе Cray SVlex Supercomputer большинство логических функций FPGA Virtex-II. Xilinx в сотрудничестве с IBM создает периферию компьютеров. Особые надежды Xilinx связывает с вторжением на рынок ЦОС. Уже сейчас компания контролирует 20% в этой сфере, в особенности производство беспроводных базовых станций. ПЛИС компании используют при разработке интеллектуальных устройств аутентификации лиц (образец компании STMicroelectronics). Ряд приложений ПЛИС применен для реализации ускорителей процессов распознавания образов на основе нейронных сетей (нейроплата фирмы General Vision, содержащая контроллер распознавания на FPGA Virtex). Xilinx производит микросхемы в различных типах корпусов и в нескольких исполнениях, включая индустриальное, военное и радиационно-стойкое. Компания предлагает ПЛИС (CoolRunner, CoolRunner-II, Spartan-II) для температурного диапазона IQ (-40... + 125°С), например, для использования в автомобильной электронике (системы спутниковой навигации, беспроводной связи, управления оборудованием, обеспечение безопасности и др.). Компания занимает лидирующее положение на рынке автомобильной электроники. Радиационно-стойкие FPGA серии Virtex успешно используются в «главном мозге» вездехода Opportunity MER на Марсе (январь 2004 года), контролируя колесные двигатели, управление и различные контрольно-измерительные приборы.
Компания Altera (www.altera.com, www.altera.efo.ru) основана в 1983 году. Компания по объему продаж ПЛИС (2003 год — $ 827,2 млн) занимает второе место в мире после Xilinx. Altera выпускает CPLD серий FLEX, MAX3000A, MAX7000B, MAX7000A, MAX7000, MAX II и FPGA серий ACEX, APEX, Mercury, Excalibur, Cyclone, Stratix.
Компания Altera в конце 80-х годов первая предложила принципы построения энергонезависимых CPLD, а в 2004 году представила новое семейство CPLD MAX II. В сравнении с предыдущими семействами MAX оно в 2 раза дешевле, потребляемая мощность в 10 раз меньше, логическая емкость в 4 раза больше, а быстродействие в 2 раза выше. Таких результатов удалось достичь за счет использования LUT-based архитектуры на основе макроячеек (LAB) и технологии Flash с шестью уровнями металлизации. Блок-диаграмма, блок-схема ПЛИС и блок-схема логического элемента CPLD семейства MAX II приведены на рис. 3, 4 и 5 соответственно. Семейство поддерживается бесплатной версией САПР Quartus II Web Edition. Пример схемы на основе MAX II для распределения управляющих сигналов несколькими двигателями вентиляторов, позволяющей преодолеть ограниченные возможности ввода-вывода микроконтроллера, приведен
е
Компоненты и технологии, № 5'2004
Micro-
Controller
Serial Bus
Motor
Controller
Motor
Controller
Motor
Controller
Рис. 6
Environmental Monitoring
*UFM: User flash memory
на рис. 6. Ресурсы CPLD семейства MAX II приведены в таблице.
С недавних пор компания Altera правомерно использует название FPGA для выпускаемых ПЛИС соответствующих серий. В 2002 году начато производство FPGA семейства Stratix. Микросхема содержит 28 блоков ЦОС со встроенными оптимизированными для ЦОС умножителями (9x9 с общим числом 224). ПЛИС Stratix обладают широкой полосой пропускания за счет реализации:
• максимального быстродействия проектирования системы с помощью соединительной матрицы MultiTrack и техники маршрутизации DirectDrive;
• трехуровневой системы памяти TriMatrix; широкополосных блоков DSP;
• средств I/O, поддерживающих различные стандарты дифференциального I/O и высокоскоростные интерфейсы систем связей.
Последние обслуживают до 116 каналов, из которых 80 рассчитаны на скорость передачи до 840 Мбит/с. Блоки памяти TriMatrix состоят из трех реконфигурируемых модулей, 12 модулей MegaRAM емкостью 512 кбит каждый, до 520 модулей М4К емкостью 4 кбит, до 1118 модулей М512 емкостью 512 бит. Добавлением к функциям семейства Stratix высокоскоростных последовательных приемопередатчиков (от 4 до 20) получено семейство Stratix GX. При этом использовалась технология Clock Dak Recovery, имеющая встроенные блоки SERDES со скоростью обмена данными по последовательному каналу до 3,125 Гбит/с. FPGA Stratix и Stratix GX производятся со встроенными DSP (до 20 GMAC). Используя преимущества семейства Stratix, компания Altera в 2004 году представила семейство ПЛИС Stratix II, имеющее улучшенную логическую структуру и позволяющее разработчикам на меньшей площади кристалла реализовать те же функциональные возможнос-
ти. В микросхеме поддерживается более 9 Мбит RAM на кристалле, максимальное количество встроенных умножителей — 768 и до 96 блоков DSP. На кристалле размещены схемы динамического выравнивания фазы (DPA) и преобразователя параллельного кода в последовательный (SERDES), реализующего дифференциальные стандарты I/O LVDS HyperTransport. Предусматривается синхронная дифференциальная передача сигналов со скоростью до 1 Гбит/с. Stratix II поддерживает высокоскоростные коммутационные интерфейсы 10 Гбит Ethernet XSBI, SFI-4, SPI-4.2, RapidI/O, UTOPIAIV, имеет до 12 PLL и 16 сетей глобальных тактовых сигналов (см. таблицу).
Компания Altera реализовала в SоC стандартное аппаратное процессорное ядро 32разрядного RISC-процессора ARM9 на одном кристалле с логической матрицей Excalibur. Процессорное ядро работает на частоте до 200 МГц. В основе SoC лежит FPGA
Staggered I/O Pads
MultiTrack
Interconnect
JTAG & Control Circuitry
Рис. 4
User Flash Memory Configuration Flash Memory
е
Компоненты и технологии, № 5'2004
APEX20KE логической емкостью от 100 тыс. до 1 млн вентилей. Excalibur имеет внутреннюю однопортовую SRAM до 250 кбайт и внутреннюю двухпортовую SRAM до 120 кбайт. Число программируемых пользователем I/O — от 173 до 521. Семейство содержит несколько фиксированных периферийных узлов типа универсальных асинхронных приемопередатчиков и таймеров. Обмен данными между процессором и памятью на кристалле, периферийными узлами, а также между процессором и программируемой логической матрицей осуществляется по двухуровневой высокопроизводительной 32-разрядной шине AMBA конвейерного типа с тактовой частотой от 100 до 200 МГц.
Семейству ПЛИС Altera Stratix примерно соответствует Virtex-IIE (Xilinx); Stratix GX — Virtex-II Pro (Xilinx), ORT 8265 (Lattice); StratixII — Virtex-II Pro (Xilinx); Excalibur — Virtex-II Pro (Xilinx) и QuickMIPS (Quie Logik).
В целях технического решения изделий класса SoC и реализации специализированного процессорного ядра, загружаемого в структуру FPGA, Altera использует 16/32-разрядное RISC-ядро Nios. Оно имеет конвейерную архитектуру на базе APEX 20K и состоит из 1000 логических ячеек (12% емкости FPGA Altera APEX20K200E). В последующих семействах APEX с числом логических вентилей до 1,5 млн занимаемая ядром доля объема уменьшается.
Компанией Altera для программной поддержки ПЛИС созданы среды разработки MAX+PLUS II и Quartus II, а также бесплатные MAX+PLUS II BASELINE и Quartus II Web Edition ver. 4.0 (с обновлением Service Pack 1, в котором добавлена функция назначения сигналов на выводы микросхем новых семейств MAX II, Stratix II). САПР поддерживают все этапы проектирования.
На сайте компании приведены сотни IP-решений, согласованных с параметрами микросхем Altera. Некоторые сферы приложений ПЛИС:
• ЦОС (быстрое преобразование Фурье — серии Excalibur, APEX, Mercury, Stratix; системы передачи данных — серии Excalibur, APEX, Mercury, Stratix).
• Коммуникации и сети (SDLC-контроллер — Stratix, Stratix II, Cyclon; 502 MAC-семейства Excalibur, Stratix; кодер/декодер — ACEX, APEX, Stratix II; конвертор — серии ACEX, APEX, Stratix, Excalibur).
К областям применения ПЛИС компании Altera следует отнести цифровые радиорелейные станции, радиолокационное оборудование, электронно-бытовую технику, медицинскую технику, управляющие контроллеры, информационные панно, счетчики жидкости и тепла, кассовые терминалы, торговые автоматы и многое другое.
Компания Actel (www.actel.com, www.actel.ru, www.asicdesign.ru) основана в 1985 году. Компания занимает третье место в мире по объему продаж FPGA ($150 млн в 2003 году) после Xilinx и Altera. Компания предлагает микросхемы:
• перепрограммируемые по Flash-технологии (семейства ProASIC, ProASICPLUS, HiReProASICPLUS);
• однократно программируемые по Antifuse-технологии (семейства Axcelerator, eX, SX/SX-A, MX, Legocy Products, HiRel Antifuse);
• однократно программируемые радиационно-стойкие.
В отличие от продуктов других компаний, ПЛИС Actel имеют элементы Flash-памяти, распределенные по всей площади кристалла, которые одновременно являются ключами, задающими конфигурацию.
Из последних разработок FPGA — энергонезависимое семейство ProASICPLUS. Архитектура микросхемы состоит из ядра, цепи маршрутизации, блоков встроенной памяти, блоков обработки синхрочастоты, блоков I/O, порта JTAG. Поддерживается ПО Designer компании Actel. У ProASICPLUS при сопоставлении с FPGA других компаний с одинаковым количеством вентилей число выводов больше.
FPGA семейства RTAX-S позволяют достичь нового уровня интеграции цифровых систем управления для бортовых приложений космических аппаратов и реализовать SoC на платформе программируемой логики высокой надежности. В этом году будут доступны 6 изделий семейства RTAX-S (технические характеристики приведены в таблице). Основное свойство микросхемы, позволяющее существенно расширить сферу их применения, — это радиационная стойкость по накопленной дозе не менее 200 крад.
С первого квартала 2004 года компания выпускает образцы новой быстродействующей серии Military Axcelerator, аттестованных на полный военный диапазон. Схемы обеспечивают внутреннее быстродействие 500 МГц, скорость передачи данных между кристаллами 300 МГц и содержат от 30 тыс. до 250 тыс. вентильных элементов. Реализуются в пластмассовых или герметичных корпусах
(температурный диапазон: —55____+125 °С).
Исходная цена — $770. ПЛИС используется в авиации, в частности, для связи бортового компьютера с внутренними системами.
Для отладки проектов на ПЛИС с Flash-технологией используется Modelism фирмы MentorGraphics, а для ПЛИС с Antifuse-технологией — бесплатные средства разработки Libero IDE Silver. При интеграции до 300 тыс. вентилей доступен пакет Libero IDE Gold. Для программирования всех ПЛИС необходим программатор Silicon Sculptor II и переходные адаптеры Flash Pro и Flash Pro Life для каждого применяемого типа корпуса (стоимость комплекта — от $3500). Для внутрикристальной отладки обязателен логический анализатор Silicon Explorer II. При проектировании ПЛИС рекомендуется использовать пакет программных продуктов Actel Libero Platinum ver. 5.0 и выше.
Продукция компании предназначена в первую очередь для военных и космических приложений. Однако в последнее время расширяется сфера применения разработок для индустриального (атомная промышленность), телекоммуникационного (модемы, роутеры, маршрутизаторы), медицинского (диагностическое), систем защиты данных
(криптография), игрового и другого оборудования. При этом ПЛИС компании, объединяя преимущества программируемой логики и базовых матричных кристаллов, являются альтернативой ASIC. Компания Actel, используя технологию производства ПЛИС для тяжелых условий эксплуатации, с 2003 года внедряет собственные разработки в изделиях автомобильной электроники. Actel через своих IP-партнеров Amphion Semiconductor, CSAT, Inicore и Memec Design предлагает более 30 ядер для использования в автомобильной промышленности. Так как рабочий температурный диапазон схемы расширяется до IQ, изготовители автомобильной электроники получают более гибкие возможности размещения FPGA в местах повышенного нагрева, например в трансмиссионном туннеле, без использования охлаждающей системы. Ожидаемый доход от продаж таких ПЛИС к 2005 году — $85 млн.
Ядра и модули IP являются составляющей частью инновационных программируемых логических решений компании Actel. При проектировании IP-модулей учитывается высокая надежность, безопасность и низкое энергопотребление Actel FPGA, построенных на технологиях Flash и Antifuse. Предлагаемые компанией Actel IP-ядра подразделяются на DirectCores и CompanionCores. К первым относятся ядра, разработанные самой компанией специально для использования с другими продуктами Actel. Вторые — ядра, производимые сторонними фирмами. Компания предлагает следующие семейства IP-ядер:
• интерфейсные шины;
• передача данных;
• процессоры и периферийные устройства;
• безопасность;
• контроллеры памяти;
• мультимедиа и коррекция ошибок. Например, IP-ядра:
• Коммуникации и сети (кодер/декодер — Axcelerator, SX-A/SX; поддержка режима 10/100/1000 в Ethernet-коммутаторах, концентраторах, маршрутизаторах — Axcelerator, ProASICPLUS).
• Процессоры (8-разрядное микропроцессорное ядро Zilog Z80 фирмы CAST — Axcelerator, ProASICPLUS, SX-A/SX, RTSX-S; 8-разрядный микропроцессор 6809 фирмы Inicore — Axcelerator, ProASICPLUS, ProASIC, SX-A/SX, MX; LCD-контроллер фирмы Inicore — Axcelerator, SX-A/SX, MX; контроллеры памяти SDR SDRAM фирмы Morethan/P — Axcelerator, ProASICPLUS, RT545-S).
В качестве примера на рис. 7 приведено IP-ядро 8-разрядного микропроцессора, на 100% совместимого с ASM51. Схема реализуется на одной из ПЛИС Axcelerator, AX250, ProASICPLUS, APA150 или RT545X-S.
Компания Atmel (www.atmel.com, www.atmel.ru,www.atmel.argussoft.ru) основана в 1984 году. Компания известна разработкой, производством и маркетингом продвинутых полупроводниковых приборов, в том числе ПЛИС CPLD и FPGA. Atmel выпускает программируемые SoC, например АТ94К10, включающую RISC-микроконт-
e
Компоненты и технологии, № 5'2004
Соге8051
8051 Main Engine
Clock
Control
Serial
Channel
Arithmetic
Logic
Unit
Fetch ^Fetch Fetch ^
Iristr RAM SFR ^Iristr Control iristr w Memory
Control Unit Control
Cycle ^Cycle Cycle w
Рис. 7
Power
Management
Ports
Interupt
Service
Timer 0 1
роллер, ПЛИС, схему управления, память и устройство ввода-вывода. Такой уровень интеграции успешно используется в портативном и беспроводном оборудовании: персональных цифровых помощниках и их периферийных устройствах, вспомогательном оборудовании сотовых телефонов, глобальных системах позиционирования, портативном тестовом оборудовании, устройствах розничной торговли, системах безопасности, беспроводных сетях.
В новой платформе АТ9ШМ9200 (2003 год) используется процессор АИМ920Т, стандартная матрица, состоящая из периферийных устройств памяти. Такое решение позволяет заменять процессоры для ЦОС. АШе1 или заказчик 1Р-модуля может добавить ПЛИС
FPGA, например Virtex-II от XiIinx. При загрузке FPGA компания Atmel использует микросхемы памяти серии АТ17СХХХ, построенные по Flash-технологии. Для проектирования можно использовать продукты Synario, ABEL и CUPL. Ресурсы некоторых FPGA Atmel приведены в таблице.
В число ведущих производителей ПЛИС также входят Lattice Semiconductor (www. latticesemi.com) и Cypress Semiconductor (www.cypress.com).
Lattice Semiconductor — производитель FPGA семейств ispXPGA, ORCA и CPLD семейств ispXPLD, ispLSI/ispMACH5000, ispMAOT5000, ispMAOT4A. Среди последних разработок компании — семейство ispGAL, обладающее низким энергопотреблением
в режиме standby (менее 300 мкВт). Микросхемы поддерживаются ПО Lattice ispLEVER 3.0 Service Pack 2003.01 и Lattice ispVM 13.0. Цена — около $18 в партии по 50 тыс. штук.
В 2003 году компания Lattice Semiconductor стала второй после Xilinx по использованию IP-решений в автомобильных приемопередатчиках (последовательно-параллельные и параллельно-последовательные преобразователи).
Одно из многих достижений компании Cypress Semiconductor — RAM-память объемом от 80 до 480 кбит, реализованная в CPLD Delta39K200. Такая ПЛИС поддерживает стандарты ввода-вывода LVCMOS, LVTTL, 3.3 V PCI, SSTL2 и другие и имеет системы фазовой синхронизации Phase Locked Loop, позволяющие организовать умножение, деление и фазовый сдвиг синхронизирующих сигналов.
Промышленность программируемой логики развивается высокими темпами. Ведущие производители ПЛИС, внедряя передовые технологии, выпускают схемы, обладающие повышенным быстродействием и все большим количеством вентильных элементов, низким энергопотреблением и небольшой ценой. Успешно решаются задачи интеграции процессорного ядра и программируемой логики. Расширяются сферы применений ПЛИС, являющихся альтернативой ASIC и DSP. Растет число используемых решений IP, адаптированных к возможностям конкретных ПЛИС компаний-производителей.
