CC BY
260Компоненты и технологии, № 1'2004
Сопряжение схем
дифференциальной логики разных типов
Разработка интерфейса для высокоскоростных линий передачи данных всегда являлась одной из самых критически значимых задач, определяющих работоспособность всей проектируемой системы. Функциональная несовместимость входов и выходов различных типов логики представляет существенную проблему, которая часто оказывает серьезное влияние на процесс разработки и время выхода изделия на рынок. В высокоскоростных системах дифференциальные входы и выходы, например, ЬУОБ (низковольтная передача дифференциальных сигналов), ЬУРЕС!. (низковольтная положительная эмиттерно-связанная логика) и СМ1. (логика с токовыми переключателями) становятся все более и более популярными из-за их способности подавлять синфазные шумы. Однако переход между разными типами логики может быть весьма проблематичным, если не будут учтены все конструктивные различия интерфейсов.
Валентин Загорский
CURRENT-STEERING DRIVER
Характеристики LVDS-логики
Стандарт ANSI/TIA/EIA-644 определяет LVDS-логику как низковольтную дифференциальную передачу данных с низким энергопотреблением, прежде всего ориентированную на двухточечное соединение. Стандарт TR30.2, разработанный Data Transmission Interface Committee, определяет максимальную скорость передачи данных в 655 Мбит/с, хотя скорость передачи данных некоторых из современных последовательных потоковых линий связи превышает это значение. По сравнению с другими стандартами дифференциальной передачи данных по кабелю, например RS-422 или RS-485, уровни LVDS-логики имеют самое низкое значение дифференциального напряжения (обычно 350 мВ со смещением на 1,2 В над землей). Упрощенная схема двухточечной связи показана на рис. 1.
Схема LVDS-передатчика представляет собой сбалансированный источник тока, положительные и отрицательные сигналы которого сдвинуты на 180° и совместно создают выходное дифференциальное напряжение. Приемник обнаруживает дифференциальное напряжение и преобразует его в соответ-
ствующие логические сигналы. Оконечный нагрузочный резистор 100 Ом обеспечивает согласование с импедансом линии передачи. В таблице 1 приведены предельные значения шести основных параметров ЬУБ8.
Характеристики ЬУРЕСЬ-логики
Основная особенность ЬУРБСЬ-логики — это то, что выходной каскад представляет собой эммитер-ный повторитель. Нагрузочные резисторы 50 Ом, подсоединенные к напряжению УСС — 2 В, гарантируют, что постоянный ток величиной 14 мА всегда будет протекать через эммитеры выходных транзисторов. Этот ток дает возможность выходу ЬУРБСЬ-логики быстро изменять свое состояние. Кроме того, эммитерный повторитель имеет очень низкий выходной импеданс и может, таким образом, очень точно поддерживать единичный коэффициент передачи. Температурно компенсированный выходной буфер стандартной ЬУРБСЬ-логики серии 100 обеспечивает устойчивый размах выходных колебаний при всех рабочих электрических и температурных условиях. Одно из самых важных особенностей ЬУРБСЬ-
DIFFERENTIAL RECEIVER
Таблица 1. Входные и выходные характеристики LVDS-логики
Передатчик Приемник
Параметр Обозн. Макс Тип Мин. Параметр Обозн. Макс Тип Мин.
Высокий выходной уровень (В) VOH 1,249 1,375 1,602 Входное напряжение смещения (В) Vi 0,5 2,35
Низкий выходной уровень (В) Vol 1,002 1,025 1,148 Порог чувствительности (В) Vth 0,1
Дифференциальное выходное напряжение (В) VOD 0,247 0,350 0,454
Напряжение смещения (В) VCM 1,125 1,2 1,375
*VCC = 3,3 В ±10%
Компоненты и технологии, № 1'2004
Таблица 2. Входные и выходные характеристики ІУРЕСІ-логики
Передатчик Приемник
Параметр Обозн. Макс. Тип Мин. Параметр Обозн. Макс. Мин.
Высокий выходной уровень(В) Уон Усс- 1,025 Усс- 0,955 Усс- 0,88 Входное напряжение низкого логического уровня (В) У| Усс- 1,16 Усс- 0,88
Низкий выходной уровень(В) УС1 Усс- 1,81 Усс- 1,705 Усс- 1,62 Входное напряжение низкого логического уровня (В) Уц ,81 и Усс- 1,48
Дифференциальное выходное напряжение (В) УОР 0,595 0,8 0,93 Дифференциальное входное напряжение Ую 0,3 0,93
Напряжение смещения (В) УСМ Усс- 1,32
*УСС = 3,3 В ±10%
логики — смещение выхода к Усс вместо земли. На рис. 2 представлена схема ЬУРЕСЬ с соответствующими нагрузочными резисторами.
В таблице 2 приведены предельные значения основных семи параметров ЬУРЕСЬ-логики.
Характеристики логических схем на переключателях тока
Как следует из самого названия, логические схемы на переключателях тока (СМЬ) имеют выходной буфер, переключающий ток (рис. 3). Ключи типичного выходного каскада нагру-
жены на резисторы 50 Ом и подтянуты к УСС. Выходное напряжение сдвига передатчика СМЬ может быть, в принципе, подтянуто или кУСС, или к земле, но обычно подтянуто кУСС и имеет напряжение сдвига приблизительно равное УСС — 0,2 В, которое выше, чем у передатчиков ЬУБ8 или ЬУРЕСЬ. На стороне приемника подключаются «удаленные» оконечные резисторы 50 Ом, что позволяет обеспечить размах дифференциального сигнала 400 мВ. Часто встречаются приемники со встроенными «удаленными» оконечными резисторами 50 Ом. В таблице 3 приведены самые важные характеристики СМЬ-логики.
усс
Рис. 3
Таблица 3. Входные и выходные характеристики СМ1.-логики
Передатчик Приемник
Параметр Обозн. Макс. Тип Мин. Параметр О о\ 8 н. Макс. Тип Мин.
Высокий выходной уровень (В) Уон 3,35 Размах входного дифференциального сигнала (В) Ую 0,2 0,6
Низкий выходной уровень (В) Уоі 2,94 Входной сигнал приемника (В) У| 2,7 3,1 3,5
Дифференциальное выходное напряжение (В) УОР 0,32 0,4 0,5
Напряжение смещения (В) УСМ < о Г) 1 0, 2
* УСС=3,3 В ±5%
Схемы организации связи дифференциальной логики
Для организации связи между схемами различных типов дифференциальной логики (ЬУЭв, ЬУРЕСЬ и СМЬ) может использоваться два метода сопряжения:
• метод с передачей постоянной составляющей;
• метод сопряжения по переменному току— интерфейс ТМБв (передача дифференциалов сигналов с минимальной амплитудой).
Метод с передачей постоянной составляющей основан на включении в линию передачи резисторов, сдвигающих напряжение в ту или иную сторону в зависимости от соотношений напряжений сдвига между передатчиком и приемником. При разработке схем согласования с передачей постоянной составляющей обычно используется схема Тевени-на (ТЬеуеши).
На рис. 4 показан пример организации связи между ЬУРЕСЬ-передатчиком и ЬУБ8-приемником. Поскольку уровень постоянной составляющей на выходе ЬУРЕСЬ-ло-гики имеет более высокое значение, чем у ЬУЭв, то необходимо использовать резистивные цепочки, снижающие это напряжение с УСС — 2 В до 1,2 В. Следует помнить, что ЬУБ8-приемники некоторых изготовителей имеют внутренние оконечные резисторы, а у других таких резисторов нет.
При выборе значений резисторов необходимо:
• проверить, что напряжение в точке А равняется требуемому напряжению сдвига (для ЬУРЕСЬ-логики оно равно УСС — 2 В)
У К2+К3 =у 2 В
А д1+д2+д3 сс
• необходимо гарантировать, что эквива-
лентный импеданс в точке А = 50 Ом, то есть Ялс = \\(Л2+Л3) = 50 Ом для при-
емников без внутреннего завершения, и Клс = К1 \\(К2+(К3 11Лу)] = 50 Ом для приемников с внутренним оконечным резистором. Заметим, что реальная величина резистора Ит лежит в диапазоне 45-66 Ом;
• напряжение в точке В должно находиться на оптимальном для ЬУБв-приемника уровне — 1,2 В, то есть
У.=
Я2 +Я3
XV,
при этом считаем, что УА=УСС — 1,3 В;
Компоненты и технологии, № 1'2004
и, наконец, проверить, что размах сигнала в точке В превышает 100 мВ (порог ЬУБ8-приемника):
_ R, ||RT ю Д2+(Д3||Дг)
xV0D >100мВ
где Уш — дифференциальный размах выходного сигнала в точке А.
Подобным же способом осуществляется сопряжение ЬУБ8-передатчика с ЬУРЕСЬ-приемником. Здесь опять для согласования необходимо использовать резистивную цепь, но для увеличения напряжения сдвига с 1,2 до УСС — 1,32 В. Единственное различие архитектур — то, что в этом случае УСС и земля меняются местами (рис. 5). Заметим, что в этом случае нельзя использовать ЬУРЕСЬ-приемники с внутренними подтягивающими резисторами.
Эта методика легко распространяется на построение интерфейсов между ЬУЭв, ЬУРЕСЬ, СМЬ и ТМБ8. Дело в том, что ТМБв и СМЬ-логика имеют одинаковые характеристики на постоянном токе. На рис. 6 и 7 показана типичная архитектура сопряжения мик-
росхем ЬУБ8/ЬУРЕСЬ-логики с микросхемами СМЬ/ТМЭв-логики. Напряжение в точке А (рис. 6) должно быть равно 1,2 В для ЬУОв-передатчиков и УСС — 2 В для ЬУРЕСЬ-передатчиков. Необходимо обратить внимание на то, что приемники стандартов СМЬ/ТМЭв обычно имеют внутренние нагрузочные резисторы 50 Ом, и при расчете эквивалентного сопротивления в точке В следует учитывать их присутствие в схеме. Также требуется использовать нагрузку ЬУБ8/ЬУРЕСЬ-передатчиков с двумя резисторами (И1 и И2), соединенных в точке А, вместо одного, привязанного к земле, для одновременного обеспечения 50-омного согласования импеданса выхода передатчика и создания соответствующего напряжения смещения на входе приемника.
Связь на переменном токе
Связь на переменном токе получает все большую популярность для построения высокоскоростных интерфейсов, особенно для того, чтобы подключить устройства с различными напряжениями сдвига относительно земли. Схема сопряжения на переменном токе нуждается в меньшем количестве резисторов, чем в схемах с передачей постоянной составляющей, но при проектировании интерфейсов требуется выполнить несколько условий:
• входной импеданс приемника должен соответствовать характеристическому импедансу кабеля;
• смещение приемника должно находиться на оптимальном уровне;
• ток и напряжение смещения на стороне передатчика должны находиться в надлежащей рабочей точке;
• связь между передатчиком и приемником требует совместимости размахов дифференциальных колебаний;
• емкость конденсатора связи должна быть достаточно большой, чтобы обеспечить самую низкую скорость передачи данных и выполнить требования по величине джиттера.
На рис. 8 приведен пример сопряжения СМЬ и ЬУБв/ЬУРЕСЬ-логики (без оконечных резисторов в приемниках). Основыва-
ясь на общих правилах, приведенных выше, и используя следующие уравнения, рассчитываются соответствующие значения резисторов:
XVCC = 1,2 В для LVDS,
^2+^3
VCC - 1,3 В для LVPECL и R} IIR2 = 50 Ом
Перед конденсатором развязки последовательно со входом LVDS-приемника возможно вставить резистор (R3), чтобы уменьшить диапазон размаха выходных колебаний логических схем CML. Это осуществимо, так как LVDS-приемник может работать с входными уровнями в диапазоне 100 < VID <600 мВ. На рис. 9 приведена схема сопряжения LVDS/LVPECL и CML-логики. Для передатчиков LVPECL-логики резистор R1 выбирается таким образом, чтобы постоянный ток (14 мА), протекая через этот резистор, устанавливал надлежащий уровень напряжения смещения. Для LVDS-логики используются оконечные резисторы 50 Ом (R1) для установления требуемого (350 мВ) размаха колебаний дифференциального выходного напряжения.
Упрощение схем согласования
Достаточно много изготовителей работает над способами устранить RC-цепочки, включаемые между передатчиками и приемниками с различными типами логики. Возможности новых устройств включают более широкий диапазон напряжения смещения приемника и программируемый размах колебаний на выходе передатчика. Например, компания Fairchild разработала новые LVDS-передатчики для организации простой связи между микросхемами с различными типами дифференциальной логики. 1-8 разрядные LVDS-повторители FIN1101/FIN1108 обеспечивают рабочий диапазон входного синфазного напряжения 0.. .VCC, который превышает требование стандарта TIA/EIA-644 LVDS (0.2,4 В). FIN110х позволяют непосредственно связать LVPECL/CML-передатчики и LVDS-приемники без согласующих резисторов. При испытании с использованием псевдослучайной последовательности PRBS 223 — 1 и выходных уровней CML-логики при скорости передачи 622 M6ot/c, дифференциальный выход одноразрядного повторителя FIN1101 имел детерминированный джиттер двойной амплитуды ~67 пс, что на 4,2% меньше, чем без повторителя. Результирующий случайный джиттер для CML-логики составил 1,4 пс на входной частоте 622 МГц.
