CC BY
4ИНФОРМАЦИОННО-КОММУНИКАЦИОННЫЕ
ТЕХНОЛОГИИ INFORMATION-COMMUNICATION TECHNOLOGIES
Научная статья УДК 004.052.32+681.518.5 doi:10.24151/1561-5405-2023-28-6-838-853 EDN: FKEAPG
Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету
II. Моделирование работы цифровых устройств при неисправностях
Д. В. Ефанов1'2, Т. С. Погодина2
1 Санкт-Петербургский политехнический университет Петра Великого, г. Санкт-Петербург, Россия Российский университет транспорта, г. Москва, Россия
Аннотация. Высоконадежные и безопасные системы управления строятся с использованием разнообразных подходов, в том числе контроля вычислений в блоках и узлах по различным диагностическим признакам. Традиционно для синтеза данных систем применяются методы, основанные на внесении модульной избыточности. Однако существуют подходы, реализуемые с использованием свойств самодвойственных функций совместно с кодовыми методами контроля вычислений, что позволяет уменьшить структурную избыточность конечных устройств. В работе проведен анализ свойств самодвойственных отказоустойчивых структур с контролем вычислений по паритету. Две структуры из пяти основаны на использовании дублирования с контролем вычислений по паритету, две другие - на использовании единственного устройства с блоком фиксации искаженных сигналов, реализуемым на основе известного метода логической коррекции сигналов. Пятая структура представляет собой обобщение четвертой структуры, где контроль вычислений по паритету осуществлен для блоков дополнения и формирования функций коррекции. Описан эксперимент по анализу обнаруживающих характеристик для произвольного комбинационного устройства при внесении в его структуру одиночных константных неисправностей на выходах внутренних элементов. Анализируемые структуры дают возможность построения отказоустойчивых цифровых устройств с уменьшенными показателями структурной избыточности по сравнению с широко используемым подходом, основанным на применении тройной модульной избыточности с мажоритарной коррекцией. Пока-
© Д. В. Ефанов, Т. С. Погодина, 2023
зано, что корректирующая способность отказоустойчивых структур определяется свойствами выбранного для контроля вычислений кода паритета. Установлены особенности обнаружения ошибок каждой из структур при действии одиночных неисправностей в их блоках. Они могут быть использованы на практике при реализации вычислительных устройств и систем на современной программируемой элементной базе.
Ключевые слова: отказоустойчивые устройства, самодвойственные устройства, коррекция ошибок, контроль вычислений по паритету, самодвойственное тестирование
Для цитирования: Ефанов Д. В., Погодина Т. С. Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету. II. Моделирование работы цифровых устройств при неисправностях // Изв. вузов. Электроника. 2023. Т. 28. № 6. С. 838-853. https://doi.org/10.24151/1561-5405-2023-28-6-838-853. -EDN: FKEAPG.
Original article
Self-dual fault-tolerant structures with calculations checking by parity code
II. Modeling the operation of digital devices in case of faults
D. V. Efanov1'2, T. S. Pogodina2
1Peter the Great St. Petersburg Polytechnic University, St. Petersburg,
Russia
2
Russian University of Transport, Moscow, Russia [email protected]
Abstract. Ultra-reliable and safety control systems are built using various approaches, including calculations checking in blocks and nodes by different diagnostic sings. Traditionally, methods based on the introduction of modular redundancy are used for the synthesis of these systems. However, approaches can be applied that will reduce the structural redundancy of end devices. They can be implemented using the properties of self-dual functions together with code methods for calculations checking. In this work, the properties of self-dual fault-tolerant structures with calculations checking by parity code are analyzed. Two of the five structures are based on the use of duplication with calculations checking by parity code, and the other two, on the use of a single device with a block for distorted signals fixing implemented on the basis of the known Boolean method of signal correction. The fifth structure is a generalization of the fourth structure, where the calculations checking of parity is carried out for the blocks of addition and formation of correction functions. An experiment to analyze the detecting characteristics for an arbitrary combination device when introducing into its structure stuck-at faults at the outputs of internal elements is described. The analyzed structures make it possible to build fault-tolerant digital devices with reduced structural redundancy compared to widely applied approach based on the use of triple modular redundancy with majority correction.
It was shown that the corrective ability of fault-tolerant structures is determined by the properties of the parity code chosen for calculations checking. The features of error detection of each structure under the action of stuck-at faults in their blocks have been established. They can be used in practice when implementing computing devices and systems on a modern programmable element base.
Keywords: fault-tolerant devices, self-dual devices, error correction, calculations checking by parity code, self-dual testing
For citation: Efanov D. V., Pogodina T. S. Self-dual fault-tolerant structures with calculations checking by parity code. II. Modeling the operation of digital devices in case of faults. Proc. Univ. Electronics, 2023, vol. 28, no. 6, pp. 838-853. https://doi.org/ 10.24151/1561-5405-2023-28-6-838-853. - EDN: FKEAPG.
Введение. Для построения высоконадежных и безопасных систем управления используются разнообразные подходы, в число которых входит контроль вычислений в блоках и узлах по различным диагностическим признакам [1, 2]. Среди таких признаков выделяются, например, следующие виды контроля: по заранее выбранному модулю; по принадлежности формируемых кодовых векторов множеству кодовых слов заранее выбранного избыточного кода; по принадлежности вычисляемых функций заданному классу булевых функций и др. [3-8].
Настоящая работа является продолжением работы [9], в которой описано пять отказоустойчивых структур, функционирующих в импульсном режиме и использующих контроль вычислений по признаку самодвойственности. При этом для контроля вычислений предварительно осуществлены сжатие сигналов, формируемых на выходах контролируемого устройства, с применением кода паритета, а затем преобразование полученного единственного сигнала в самодвойственный по методу логической коррекции сигналов (ЛКС). Фактически реализован контроль вычислений по методу самодвойственного паритета [10]. Две структуры из пяти основаны на использовании дублирования с контролем вычислений основного устройства (структура № 1) и дополнительного (структура № 2) (см. рис. 1 [9]). Другие две структуры реализованы на основе использования блока фиксации искаженных сигналов, строящегося с использованием метода ЛКС: в структуре № 3 контролируются вычисления на выходах основного блока, в структуре № 4 - вычисления на выходах контрольного устройства в блоке фиксации искаженных сигналов (см. рис. 2 [9]). Структура № 5 (см. рис. 3 [9]) представляет собой обобщенную самодвойственную отказоустойчивую структуру на основе метода ЛКС с контролем вычислений по паритету блоками дополнения и формирования функций коррекции.
Цель настоящей работы - исследование самодвойственных отказоустойчивых структур с контролем вычислений по паритету. В эксперименте с комбинационными цифровыми устройствами анализируются свойства каждой из них (за исключением обобщенной структуры, которая имеет схожие со структурой № 4 свойства).
Реализация отказоустойчивых устройств в Multisim. В ходе исследований рассматриваемых отказоустойчивых структур проведено моделирование с применением программного средства Multisim, цель которого - проверка их корректирующих свойств и установление особенностей их реализации. В качестве примера для моделирования отказоустойчивых структур использовано произвольное комбинационное уст-
ройство, схема которого изображена на рис. 1. Устройство имеет четыре входа и пять выходов. Его структура такова, что от некоторых функциональных элементов пути ведут сразу к нескольким его выходам (не рассмотрены элементы НЕ входного каскада, так как они в Multisim приведены при реализации схемы устройства только для получения инвертированных сигналов). В качестве модели неисправности рассмотрена модель одиночной константной неисправности выходов внутренних элементов (stuck-at fault) [11].
Рис. 1. Схема исходного устройства Fig. 1. Circuit of the source device
Одиночные константные неисправности всех элементов (исключая из рассмотрения элементы Ш-Ц4) приводят к возникновению ошибок на выходах устройства с различной кратностью. Однократные ошибки схемой встроенного контроля (СВК) по паритету обнаруживаются всегда. Необнаруженными могут оказаться ошибки с четной кратностью. Такие ошибки могут возникать в рассматриваемом устройстве только при действии неисправностей тех логических элементов, которые связаны путями с двумя и более выходами устройства. Таких элементов в структуре рассматриваемого устройства четыре - Ш, Ш, Ш и Ш.
Рис. 2. Схема встроенного контроля для структур № 1-3 Fig. 2. Concurrent error-detection circuit for structures No. 1-3
Рис. 3. Блок фиксации искаженных сигналов для структуры № 4 Fig. 3. Block for fixing distorted signals for structure No. 4
Синтезируем структуры № 1-4 и исследуем особенности коррекции ошибок в них. При этом структуры, основанные на использовании метода ЛКС, будем синтезировать в условиях вырожденного блока R(x), а функции коррекции определим как
г = х, I = 1,5. Таким образом, при синтезе блоков фиксации искаженных сигналов
структуры блоков G(x) будут однозначно описываться выражением
& = /1 ® г = £ ® I=15.
В структурах на основе дублирования (структуры № 1 и 2) важен вопрос синтеза СВК, так как все остальные элементы в них типовые (рис. 2). В структуре № 3, основанной на использовании метода ЛКС, СВК точно такая же, как и в структурах на основе дублирования. Отличие от структур на основе дублирования состоит в использовании блока фиксации искаженных сигналов, в котором будем рассматривать схему блока G(x). Так как при синтезе обеих структур на основе использования метода ЛКС функции коррекции определены как г = X, I = 1,5, структуры блоков G(x) в них одинаковые. Отличием блока фиксации искаженных сигналов является только наличие СВК для блока G(x). Блок фиксации искаженных сигналов для структуры № 4 представлен на рис. 3.
Блоки Д^) во всех структурах имеют простую реализацию. За счет этого в большей степени достигается выигрыш в показателях сложности реализации отказоустойчивых устройств по сравнению с применением троирования с мажоритарной коррекцией сигналов. На рис. 2 также показана схема тестера самодвойственности SSC, принцип функционирования которого и особенности настройки генератора Ш1 и линии задержки A1 детально описаны в работах [12, 13].
Моделирование одиночных константных неисправностей. В ходе исследований, реализованных по разработанным структурам отказоустойчивых устройств, проведено моделирование одиночных константных неисправностей на выходах элементов и5, ТО, и7 и и8 исходного устройства. Приведем в качестве примера описание работы структуры № 3 (рис. 4).
Отметим, что сигналы в данных структурах представляются в импульсном режиме. Таким образом, сигнал 0 кодируется последовательностью импульсов 0101...01, а сигнал 1 - последовательностью импульсов 1010.10. На входы системы входные комбинации подаются парами - комбинация и инвертированная во всех переменных комбинация (подаются рабочая и контрольная комбинации). Подаваемые пары рабочих комбинаций на всех последующих диаграммах отделены друг от друга пунктирными линиями. Рассмотрим работу структуры при возникновении неисправности типа «константа 1» на выходе элемента и5, сравнивая ее с работой в отсутствие неисправностей.
При подаче на входы первой пары комбинаций (0000, 1111) на первой комбинации ошибка, вызванная рассматриваемой неисправностью, не проявляет себя. На второй комбинации из пары вызывается искажение функции что фиксируется СВК, на выходе которой устанавливается сигнал 8 = 0, а после инвертирования - сигнал = 1. Это одно из условий активации коррекции. Отметим, что функции ai равны 1 на данном входном наборе, кроме al = 0. В свою очередь, все Ьи кроме Ь1 = 1, равны 0. Это второе условие активации коррекции. Функции fi на выходах блока коррекции сигналов, как видно из сравнения диаграмм на рис. 4, имеют корректные значения. На каждой из пар комбинаций (0001, 1110) происходит ошибка, что не фиксируется схемой тестера. На третьей паре комбинаций (0010, 1101) при подаче первой комбинации неисправность не проявляется, а при подаче второй - проявляется в виде искажения значения выхода ^ и корректируется, так как зафиксирована СВК. На четвертой паре комбинаций
Рис. 4. Временные диаграммы работы отказоустойчивого устройства, реализованного по методу ЛКС с контролем вычислений основным блоком: а - в отсутствие неисправностей; б - при возникновении
неисправности типа «константа 1» на выходе элемента U5 Fig. 4. Time diagrams of the operation of a fault-tolerant device implemented by the Boolean correction of signals method with calculations checking by a basic block: a - with no faults; b - in the event of a fault
of the stuck-at-1 type at the output of the U5 gate
(0011, 1100) ошибки маскируются, так как одновременно возникают на обеих комбинациях из пары - на выходе Тестер самодвойственности такую ошибку различить не способен. На пятой паре комбинаций (0100, 1011) и на седьмой (0110, 1001) неисправность не проявляется на выходах схемы. На шестой паре (0101, 1010) при подаче первой комбинации происходит искажение значений функций ^ и что СВК не фиксируется, поэтому выходные функции в блоке коррекции сигналов не корректируются. При подаче второй комбинации искажается только ^ и коррекция происходит. При подаче комбинаций из восьмой пары (0111, 1000) на каждом из наборов происходит искажение сигналов на двух выходах, что не фиксируется СВК и не активирует коррекции. В итоге сразу на шести комбинациях из шестнадцати не произошла коррекция сигналов. Этот пример показывает недостатки рассматриваемого метода организации
контроля вычислений. Задача решается путем контроля групп выходов по кодам паритета [1, 8] либо иными способами кодирования [14, 15].
Особенностью самодвойственной СВК на основе схемы сжатия по паритету является следующее утверждение.
Утверждение 1. СВК не зафиксирует ошибку на выходах контролируемого устройства в следующих случаях: ошибка будет иметь четную кратность; ошибка проявится на обеих комбинациях, подаваемых парой.
Из данного утверждения вытекает следующее утверждение.
Утверждение 2. При одиночных неисправностях в устройствах самодвойственной отказоустойчивой структуры, реализованной по методу ЛКС с контролем вычислений по паритету основным блоком, коррекции неверных сигналов не произойдет, если СВК не зафиксирует ошибку.
По-другому работает структура, основанная на использовании метода ЛКС с контролем вычислений в блоке фиксации искаженных сигналов (структура № 4). На рис. 5 приведены временные диаграммы ее работы при неисправности типа «константа 1» на выходе элемента и5.
Рис. 5. Временные диаграммы работы отказоустойчивого устройства, реализованного по методу ЛКС с контролем вычислений в блоке фиксации искаженных сигналов: а - в отсутствие неисправностей;
б - при возникновении неисправности типа «константа 1» на выходе элемента U5 блока F(x) Fig. 5. Time diagrams of the operation of a fault-tolerant device implemented by the Boolean correction of signals method with calculations checking in the block for fixing distorted signals: a - with no faults; b - in the event of a fault of the stuck-at-1 type at the output of the U5 gate of the block F(x)
Коррекция ошибок, вызванных неисправностями в блоке F(x) в данной структуре, происходит всегда, поскольку СВК контролирует вычисления в блоке G(x), который в силу принятой модели одиночных неисправностей работает корректно, и на выходе СВК всегда присутствует сигнал логической единицы. Сигналы на выходах fi и gi с одинаковыми индексами сравниваются на элементах ai и корректируются путем активации сигналов на выходах элементов bi и работы блока коррекции сигналов.
Утверждение 3. При одиночных неисправностях в устройствах самодвойственной отказоустойчивой структуры, реализованной по методу ЛКС с контролем вычислений по паритету в блоке фиксации искаженных сигналов, коррекция ошибок на выходах основного блока происходит всегда.
Показатели обнаружения неисправностей в устройствах F(x) приведены в табл. 1 и 2, где nD, nD, nU, nU - соответственно число комбинаций и их пар, на которых обнаружены неисправности, и число комбинаций и их пар, на которых неисправности не обнаружены; фD, фD, Фи, Фи - доли числа комбинаций и их пар, на которых обнаружены ошибки от общего числа комбинаций и их пар, и доли числа комбинаций и их пар, на которых не обнаружены ошибки от общего числа комбинаций и их пар. Всего комбинаций 128, а их пар 64.
Таблица 1
Показатели обнаружения неисправностей в тестируемой схеме поэлементно
Table 1
Indicators of fault detection in the tested circuit gate by gate
Элемент Неисправность Число комбинаций, на которых обнаружена неисправность Число пар комбинаций, на которых обнаружена неисправность Число комбинаций, на которых не обнаружена неисправность Число пар комбинаций, на которых не обнаружена неисправность
Самодвойственная отказоустойчивая структура на основе дублирования с контролем вычислений по паритету основным блоком
U5 Константа 0 0 2 4 2
Константа 1 4 4 6 2
U6 Константа 0 0 0 4 4
Константа 1 2 3 8 3
U7 Константа 0 2 4 2 0
Константа 1 1 3 9 4
U8 Константа 0 0 0 1 1
Константа 1 0 4 5 1
Окончание
Элемент Неисправность Число комбинаций, на которых обнаружена неисправность Число пар комбинаций, на которых обнаружена неисправность Число комбинаций, на которых не обнаружена неисправность Число пар комбинаций, на которых не обнаружена неисправность
Самодвойственная отказоустойчивая структура на основе дублирования с контролем вычислений по паритету дополнительным блоком
U5 Константа 0 4 4 0 0
Константа 1 10 6 0 0
U6 Константа 0 4 4 0 0
Константа 1 10 6 0 0
U7 Константа 0 4 4 0 0
Константа 1 10 7 0 0
U8 Константа 0 1 1 0 0
Константа 1 5 5 0 0
Самодвойственная отказоустойчивая структура, реализованная по методу ЛКС с контролем вычислений по паритету основным блоком
U5 Константа 0 0 2 4 2
Константа 1 4 4 6 2
U6 Константа 0 0 0 4 4
Константа 1 2 3 8 3
U7 Константа 0 2 4 2 0
Константа 1 1 3 9 4
U8 Константа 0 0 0 1 1
Константа 1 0 4 5 1
Самодвойственная отказоустойчивая структура, реализованная по методу ЛКС с контролем вычислений по паритету блоком дополнения
U5 Константа 0 4 4 0 0
Константа 1 10 6 0 0
U6 Константа 0 4 4 0 0
Константа 1 10 6 0 0
U7 Константа 0 4 4 0 0
Константа 1 10 7 0 0
U8 Константа 0 1 1 0 0
Константа 1 5 5 0 0
Таблица 2
Показатели обнаружения неисправностей в тестируемой схеме в общем
Table 2
Indicators of fault detection in the tested circuit in general
Отказоустойчивая структура nDc nD nu nU ФD, % ФD, % ФС, % ф "о U %
№ 1 9 20 39 17 7,031 31,25 30,469 26,563
№ 2 48 37 0 0 37,5 57,813 0 0
№ 3 9 20 39 17 7,031 31,25 30,469 26,563
№ 4 48 37 0 0 37,5 57,813 0 0
Из анализа таблиц следует, что во всех структурах, кроме последней, имеет место некоторая доля необнаруженных ошибок, что не дает возможности их коррекции в блоке коррекции сигналов. В структуре № 4 обнаруженными оказались все ошибки, так как СВК контролирует в ней вычисления на выходах блока G(x). Это может привести к ложной коррекции, так как значение сигнала 8 = 1 и условием активации коррекции будет являться возникновение логической единицы на выходе каких-либо элементов bi, i = 1, m.
Исследуем влияние неисправностей блока G(x) в структурах, реализованных по методу ЛКС (структуры № 3 и 4), на возможное появление ложной коррекции сигналов, при которой изменяются верные значения функций в блоке коррекции сигналов. Отметим, что в структуре № 3 контролируются вычисления на выходах исходного устройства, а в структуре № 4 - на выходах блока G(x).
Моделирование неисправностей на выходах элементов U83, U85, U97 и U99, связанных путями с двумя и более выходами устройства G(x), в структуре № 3 показало, что неисправности данных элементов не влияют на работу схемы коррекции. Это подтверждает теоретические данные: на выходах элементов ai при несовпадении входных сигналов вырабатывается единичный сигнал, он транслируется и на выходы bi (при этом на выходе СВК значение сигнала 8 = 1), далее в блоке коррекции сигналов он инвертируется, что исключает коррекцию сигналов.
Утверждение 4. При одиночных неисправностях в устройствах самодвойственной отказоустойчивой структуры, реализованной по методу ЛКС с контролем вычислений по паритету в основном блоке, коррекция ошибок на выходах основного блока происходит всегда.
Ошибки на выходах устройства G(x) в структуре № 4, поскольку СВК установлена для контроля именно этого устройства, могут быть не обнаружены и могут привести к ложной коррекции сигналов. На рис. 6 для примера приведены временные диаграммы работы структуры при возникновении неисправности типа «константа 0» на выходе элемента U83.
Из анализа временных диаграмм следует, что на первой комбинации из пары (0000, 1111) и на первой комбинации из пары (0100, 1011) происходит ложная коррекция сигналов. На комбинации <0000> ошибка типа «константа 0» на выходе элемента U83 вызывает искажения функций g1 и g2, что в СВК не фиксируется (см. рис. 6, сигнал 8 на нижних диаграммах). Однако неверные значения искажения функций g1 и g2 поступают на входы элементов сравнения и вызывают на них единичные сигналы (сигналы на a1 и a2), а это, в свою очередь, приводит к возникновению единичных сигналов на выходах элементов b1 и b2. Поскольку СВК ошибку не зафиксировала, на вторых входах элементов AND в блоке коррекции сигналов появляется единица. На вторых входах первого и второго элементов AND, связанных с элементами b1 и b2, также присутствует сигнал логической единицы. Это и служит условием активации коррекции: значения функций f1 иf корректируются ложно. Аналогичная работа наблюдается и на комбинации <0100>.
В табл. 3 приведены все случаи ложной коррекции сигналов при неисправностях блока G(x) в структуре № 4. Знаком «х» обозначены те комбинации, на которых происходит ложная коррекция значений рабочих функций при соответствующей неисправности в блоке G(x) Пустые клетки соответствуют комбинациям, на которых ошибка не проявляется либо осуществляется верная коррекция значений вычисленных контролируемым устройством функций. Всего происходит 33 случая неверного исправления сигналов в структуре.
Рис. 6. Временные диаграммы работы отказоустойчивого устройства, реализованного по методу ЛКС с контролем вычислений в блоке фиксации искаженных сигналов: а - в отсутствие неисправностей; б - при возникновении неисправности типа «константа 0» на выходе элемента U83
блока G(x)
Fig. 6. Time diagrams of the operation of a fault-tolerant device implemented by the Boolean correction of signals method with calculations checking in the block for fixing distorted signals: a - with no faults; b - in the event of a fault of the stuck-at-0 type at the output of the U83 gate of the block G(x)
Таблица 3
Случаи ложной коррекции сигналов при неисправностях блока G(x)
Table 3
Cases of false signal correction in faults of block G(x)
Номер пары Комбинация U83 U85 U97 U99
Тип неисправности
Десятичный номер Значения сигналов 0 1 0 1 0 1 0 1
1 0 0000 х х
15 1111 х х
2 1 0001 х х х
14 1110 х х
3 2 0010 х
13 1101 х х х
4 3 0011 х х х
12 1100 х
5 4 0100 х х х
11 1011
6 5 0101 х х х
10 1010
7 6 0110 х х х
9 1001 х х
8 7 0111 х х х х
8 1000 х
Утверждение 5. При одиночных неисправностях в устройствах самодвойственной отказоустойчивой структуры, реализованной по методу ЛКС с контролем вычислений по паритету в блоке фиксации искаженных сигналов, ложная коррекция ошибок на выходах основного блока происходит в том случае, если СВК не фиксирует ошибку в блоке контрольной логики.
Данные особенности структуры № 4 необходимо учитывать при синтезе отказоустойчивых устройств.
Оценка показателей структурной избыточности. Проанализируем показатели избыточности синтезированных отказоустойчивых структур и сравним их с показателем избыточности структуры с тройной модульной избыточностью и мажоритарной коррекцией сигналов. В качестве метрики используем показатель числа входов функциональных элементов в структурах устройств.
Мажоритарная структура в выбранной метрике будет иметь следующий показатель сложности реализации (см. формулу (1) [9]):
Ljmr = 3LF (x) + 5LMAJ = 3Lp (x) + 5 (3L2AND + L30R ) = 3 • 73 + 5 ■ (3 • 2 + 3) = 264.
Рассчитаем сложность структур, основанных на дублировании. Они будут равными. При этом требуется уточнить показатель сложности реализации SSC. В выбранной метрике, согласно схеме SSC из [12, 13], показатель сложности Lssc = 9. Сложность элементов сравнения LXOR = 2, как это приведено на схемах, реализованных в Multisim. Сложность блоков A(x) оценивается показателем L^MR1 = 4. Отсюда получаем (см. формулу (2) [9])
LDMR = 2LF(x) + LD(x) + LSSC + (3 • 5 + l) LX0R + 5L2 AND =
= 2 • 73 + 4 + 9 +16 • 2 + 5 • 2 = 201.
Рассчитаем сложность структур, основанных на использовании метода ЛКС. Для этого определим сложности блоков Д(х): LLRC; = 4 и LR^^ = 9. Сложности реализации
блоков G(x) в обеих структурах оцениваются показателем LR) = 63. Блоки R(x) вырожденные, а значит Lщ) = 0. Тогда имеем (см. формулу (5) [9])
LBC = LF(x) + LA(x) + LG(л;) + LR(x) + LSSC + (4 ' 5 + 0 LXOR + 5L2AND =
= 73 + 4 + 63 + 0 + 9 + 21' 2 + 5' 2 = 201.
LBC = LF(x) + LA(x) + LG(x) + LR(x) + LSSC + (4 ' 5 + ;) LXOR + 5L2AND =
= 73 + 9 + 63 + 0 + 9 + 21' 2 + 5' 2 = 206.
Таким образом, структуры № 1 и 2, основанные на использовании дублирования, а также структура № 3, реализованная методом ЛКС, оказались в данном примере менее сложными, чем структура, основанная на троировании с мажоритарной коррекцией сигналов. Показатель сложности их реализации составляет 76,136 % от показателя сложности реализации троированной структуры. Показатель сложности реализации структуры № 4 на основе метода ЛКС составляет 78,03 % от показателя сложности реализации троированной структуры. Можно отметить, что данные показатели соизмеримы, а улучшение по показателям структурной избыточности по сравнению с троированной структурой составило более 20 %.
Заключение. Моделирование самодвойственных отказоустойчивых структур дает возможность установить некоторые особенности, присущие каждой из них:
- использование в СВК устройства сжатия сигналов приводит к маскировке части ошибок. Во избежание этого требуется применение схемотехнических методов и/или других способов реализации схемы сжатия при использовании иных помехозащищен-ных кодов;
- применение структуры, основанной на методе ЛКС с контролем вычислений в блоке фиксации искаженных сигналов, позволяет корректировать любые ошибки на выходах исходного устройства, однако при условии безошибочности блока вычисления контрольных функций. Корректируются значения всех вычисленных исходным устройством функций одновременно в том случае, если сами ошибки зафиксированы в СВК;
- использование структуры, основанной на методе ЛКС с контролем вычислений в блоке фиксации искаженных сигналов, в случаях, когда СВК не фиксирует ошибку в блоке контрольной логики, допускает ложную коррекцию верных значений рабочих функций.
Таким образом, каждой из рассмотренных структур присуща та или иная особенность в коррекции ошибок. Для обеспечения полного покрытия неисправностей из заданных моделей требуется разработка методик применения того или иного способа по-мехозащищенного кодирования с учетом их специфики (обнаруживающих свойств и вносимой избыточности). Также эффективной может оказаться реализация СВК с контролем вычислений сразу по нескольким диагностическим признакам, например по принадлежности формируемых в СВК кодовых слов заранее выбранному коду и по принадлежности функций, описывающих проверочные символы, классу самодвойственных булевых функций [16].
Дальнейшие исследования в области синтеза самодвойственных отказоустойчивых цифровых устройств позволят установить критерии их использования при построении высоконадежных и безопасных систем управления.
Литература
1. Согомонян Е. С., Слабаков Е. В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989. 208 с.
2. Ярмолик В. Н. Контроль и диагностика вычислительных систем. Минск: Бестпринт, 2019. 387 с.
3. Сагалович Ю. Л. Кодовая защита оперативной памяти ЭВМ от ошибок // Автомат. и телемех. 1991. № 5. С. 3-45.
4. Fujiwara E. Code design for dependable systems: Theory and practical applications. Hoboken, NJ: John Wiley & Sons, 2006. 720 p.
5. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд, В. С. Харченко, С. Г. Антощук и др.; под ред. А. В. Дрозда, В. С. Харченко. Харьков: Нац. аэрокосм. ун-т им. Н. Е. Жуковского «ХАИ», 2012. 614 с.
6. New self-dual circuits for error detection and testing / A. Dmitriev, V. Saposhnikov, Vl. Saposhnikov et al. // VLSI Design. 2000. Vol. 11. Iss. 1. Art. ID: 084720. https://doi.org/10.1155/2000/84720
7. Сапожников В. В., Сапожников Вл. В., Гессель М. Самодвойственные дискретные устройства. СПб.: Энергоатомиздат. С.-Петерб. отд-ние, 2001. 330 с.
8. GoesselM., Ocheretny V., Sogomonyan E., MarienfeldD. New methods of concurrent checking. 1st ed. Dordrecht: Springer, 2008. VIII, 182 p. https://doi.org/10.1007/978-1-4020-8420-1
9. Ефанов Д. В., Погодина Т. С. Самодвойственные отказоустойчивые структуры с контролем вычислений по паритету. I. Структуры на основе дублирования и метода логической коррекции сигналов // Изв. вузов. Электроника. 2023. Т. 28. № 5. С. 670-686. https://doi.org/10.24151/1561-5405-2023-28-5-670-686. - EDN: JSSLNH.
10. Saposhnikov VL V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing // Proceedings of 14th VLSI Test Symposium. Princeton, NJ: IEEE, 1996. P. 162-168. https://doi.org/10.1109/VTEST.1996.510852
11. Багхдади А. А. А., Хаханов В. И., Литвинова Е. И. Методы анализа и диагностирования цифровых устройств (аналитический обзор) // АСУ и приборы автоматики. 2014. № 166. С. 59-74.
12. Ефанов Д. В., Погодина Т. С. Самодвойственный контроль комбинационных схем с применением кодов Хэмминга // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2022. № 3. С. 113-122. https://doi.org/10.31114/2078-7707-2022-3-113-122. - EDN: VCEWAT.
13. Ефанов Д. В., Погодина Т. С. Исследование свойств самодвойственных комбинационных устройств с контролем вычислений на основе кодов Хэмминга // Информатика и автоматизация. 2023. Т. 22. № 2. C. 349-392. https://doi.org/10.15622/ia.22.2.5. - EDN: FGQINF.
14. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования: в 2 т. Т. 1: Классические коды Бергера и их модификации. М.: Наука, 2020. 382 с.
15. Сапожников В. В., Сапожников Вл. В., Ефанов Д. В. Коды с суммированием для систем технического диагностирования: в 2 т. Т. 2: Взвешенные коды с суммированием. М.: Наука, 2021. 453 с.
16. Efanov D. V., Pivovarov D. V. The hybrid structure of a self-dual built-in control circuit for combinational devices with pre-compression of signals and checking of calculations by two diagnostic parameters // 2021 IEEE East-West Design & Test Symposium (EWDTS). Batumi: IEEE, 2021. P. 200-206. https://doi.org/ 10.1109/EWDTS52692.2021.9581019
Статья поступила в редакцию 27.03.2023 г.; одобрена после рецензирования 29.05.2023 г.;
принята к публикации 24.10.2023 г.
Информация об авторах
Ефанов Дмитрий Викторович - доктор технических наук, профессор Высшей школы транспорта Института машиностроения, материалов и транспорта Санкт-Петербургского политехнического университета Петра Великого (Россия, 195251, г. Санкт-Петербург, ул. Политехническая, 29), профессор кафедры автоматики, телемеханики и связи на железнодорожном транспорте Российского университета транспорта (Россия, 127994, г. Москва, ул. Образцова, 9, стр. 9), [email protected]
Погодина Татьяна Сергеевна - студентка Российского университета транспорта (Россия, 127994, г. Москва, ул. Образцова, 9, стр. 9), [email protected]
References
1. Sogomonyan E. S., Slabakov E. V. Self-checking devices and fault-tolerant systems. Moscow, Radio i svyaz' Publ., 1989. 208 p. (In Russian).
2. Yarmolik V. N. Control and diagnostics of computer systems. Minsk, Bestprint Publ., 2019. 387 p. (In Russian).
3. Sagalovich Yu. L. Error-correcting codes for computer memories. Avtomat. i telemeh. = Autom. Remote Control, 1991, no. 5, pp. 3-45. (In Russian).
4. Fujiwara E. Code design for dependable systems: Theory and practical applications. Hoboken, NJ, John Wiley & Sons, 2006. 720 p.
5. Drozd A. V. (auth., ed.), Kharchenko V. S. (auth., ed.), Antoshchuk S. G., Drozd Yu. V., Drozd M. A., Sulima Yu. Yu. On-line testing of the safe instrumentation and control systems. Kharkiv, National Aerospace Univ. n. a. N. E. Zhukovsky "KhAT, 2012. 614 p. (In Russian).
6. Dmitriev A., Saposhnikov V., Saposhnikov Vl., Goessel M., Moshanin Vl., Morosov A. New self-dual circuits for error detection and testing. VLSI Design, 2000, vol. 11, iss. 1, art. ID: 084720. https://doi.org/ 10.1155/2000/84720
7. Sapozhnikov V. V., Sapozhnikov Vl. V., Goessel M. Self-dual discrete devices. St. Petersburg, Energoatomizdat. S.-Peterb. otd-nie Publ., 2001. 330 p. (In Russian).
8. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New methods of concurrent checking. 1st ed. Dordrecht, Springer, 2008. viii, 182 p. https://doi.org/10.1007/978-1-4020-8420-1
9. Efanov D. V., Pogodina T. S. Self-dual fault-tolerant structures with calculations checking by parity code. I. Structures based on duplication and the Boolean signals correction method. Izv. vuzov. Elektronika = Proc. Univ. Electronics, 2023, vol. 28, no. 5, pp. 670-686. (In Russian). https://doi.org/10.24151/1561-5405-2023-28-5-670-686. - EDN: JSSLNH.
10. Saposhnikov Vl. V., Dmitriev A., Goessel M., Saposhnikov V. V. Self-dual parity checking - A new method for on-line testing. Proceedings of 14th VLSI Test Symposium. Princeton, NJ, IEEE, 1996, pp. 162-168. https://doi.org/10.1109/VTEST.1996.510852
11. Baghdadi A. A. A., Hahanov V. I., Litvinova E. I. Methods of analysis and diagnostics of digital devices (analytical review). ASU i pribory avtomatiki = Management Information Systems and Devices, 2014, no. 166, pp. 59-74. (In Russian).
12. Efanov D. V., Pogodina T. S. Self-dual control of combinational circuits with using Hamming codes. Problemy razrabotki perspektivnykh mikro- i nanoelektronnykh sistem (MES) = Problems of Advanced Micro-and Nanoelectronic Systems Development (MES), 2022, no. 3, pp. 113-122. (In Russian). https://doi.org/ 10.31114/2078-7707-2022-3-113-122. - EDN: VCEWAT.
13. Efanov D., Pogodina T. Properties investigation of self-dual combinational devices with calculation control based on Hamming codes. Informatika i avtomatizatsiya = Informatics and Automation, 2023, vol. 22, no. 2, pp. 349-392. (In Russian). https://doi.org/10.15622/ia.22.2.5. - EDN: FGQINF.
14. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, in 2 vol., vol. 1: Classical Berger codes and their modifications. Moscow, Nauka Publ., 2020. 382 p. (In Russian).
15. Sapozhnikov V. V., Sapozhnikov Vl. V., Efanov D. V. Sum codes for technical diagnostics systems, in 2 vol., vol. 2: Weight-based sum codes. Moscow, Nauka Publ., 2021. 453 p. (In Russian).
16. Efanov D. V., Pivovarov D. V. The hybrid structure of a self-dual built-in control circuit for combinational devices with pre-compression of signals and checking of calculations by two diagnostic parameters. 2021 IEEE East-West Design & Test Symposium (EWDTS). Batumi, IEEE, 2021, pp. 200-206. https://doi.org/ 10.1109/EWDTS52692.2021.9581019
The article was submitted 27.03.2023; approved after reviewing 29.05.2023;
accepted for publication 24.10.2023.
Information about the authors Dmitry V. Efanov - Dr. Sci. (Eng.), Prof. of the Higher School of Transport of the Institute of Mechanical Engineering, Materials and Transport, Peter the Great St. Petersburg Polytechnic University (Russia, 195251, St. Petersburg, Politekhnicheskaya st., 29), Prof. of the Automation, Remote Control and Communications on Railway Transport Department, Russian University of Transport (Russia, 127994, Moscow, Obraztsov st., 9, bld. 9), [email protected]
Tatiana S. Pogodina - Student of the Russian University of Transport (Russia, 127994, Moscow, Obraztsov st., 9, bld. 9), [email protected]
