CC BY
34
5 декабря 2011 г. 14:48
Y
ТЕХНОЛОГИИ
Оценка временной латентности процесса сопряжения плезиохронных сигналов PDH (Е-п) с синхронными сигналами SDH (С-п)
Ключевые слова: Латентность, СЦИ, адаптация низкого поредка, ПЦИ
Рассмотрена методика оценки величины временной латентности, вносимой в процессе сопряжения плезиохронных сигналов РОИ (Е-n) с синхронными сигналами SDH (С-п). Получены соответствующие аналитические выражения и представлены результаты расчетов для функционального блока LPA оборудования SDH.
Салифов И.И.,
аспирант УрГУПС, кафедра "Связь",
Екатеринбург,
ilnor@e 1 .ги
До сих пор большую популярность имеет сопряжение сетей PDH и SDH. Чаще всего используется стык по интерфейсу Е12. Реже используется стык по интерфейсу ЕЗ с целью сопряжения радиорелейных сетей с сетью SDH. Еще более редко, но, все же, в некоторых случаях используется стык по интерфейсу Е4.
В данной статье исследованы все три варианта сопряжения с точки зрения возникающих при этом временных латентностей (скрытых 30-держек, (1 ]) в процессе формирования передаваемого сигнала. Исследуемые латентности сигнала являются слагаемыми общей сквозной задержки, возникающей при передаче сито-лов по линиям связи. Сопряжение плезиохронных сигналов PDH (Е-п) с синхронными сигналами SDH (С-п) происходит в функциональном блоке LPA (англ. Low onder Palh Adaptation) [2] оборудования SDH (рис. 1).
Основная часть блоков оборудования SDH выполняет функции канального уровня согласно модели OSI [3-4]. Блоки являются чисто электрическими и поэтому в каждом блоке величиной вносимой задержки можно пренебречь в сравнении с вносимой латентностью сигналов. Следовательно, необходимо анализировать их функционирование и алгоритмы выполнения действий, а не физические размеры элементов в блоках (как. например, в оборудовании WDM [5]).
Функциональна блок может выполнять целый комплекс действий и, к тому же, различаться в зависимости от уровня формируемого сигнала. Блок LPA выполняет функцию адоптации низкого уровня, состоящую из двух процессов: согласование скоростей и синхронное сопряжение. Сумма указанных процессов представляет собой вариант осинхронного сопряжения (рис 2).
Процесс согласования скорости можно смоделировать в виде буфера, где проводится запись данных с частотой следования импульсов PDH сегмента, а считывание с помощью тактового сигнала, полученного от опорной точки синхронизации из внутреннего блока SETS [6]. Когда частота тактового сигнала записи выше частоты тактового сигнала считывания, буфер постепенно заполняется, и наоборот. Верхний и нижний порош заполнения буфера определяют момент корректировки. Величина разделения в буфере обработки указателя должна быть не менее половины величины выравнивания для проходящего сигнала [1/2 байтов) и зависеть от уровня этого сигнала ([= 1 бит—для сигнала Е-1, L-2 бита— для сигнала Е-3, L-Л бита — для сигнала Е-4) [7].
В установившемся режиме захвата средние значения входной и выходной (внутренней) частот практически равны, а мгновенная частота на входе в общем случае отлична от мгновенной частоты на выходе. Поэтому, если фазовые соотношения между потоками х и X' не заданы, задержка этого этапа преобразования может быть любой в пределах емкости буфера согласования I
Таким образом, задержку первого этапа можно рассматривать как сумму средней и центрированной случайной составляющей:
= (1|
где х л1РА — латентность процесса согласования скоростей асинхронного сопряжения, а Iя — емкость буфера для процесса согласования скоростей, бит; В* — битовая скорость входного потока (х), бит/с; % = ^ г г
2 В''2В*
— случайная составляющая, вызванная разностью частот входного (х) и выходного (X') потоков [8].
Указанная случайная составляющая является источником джиттера в оборудовании
FW. 1. Функциональная модель оборудования SDH
24
T-Comm #6-2010
А
ТЕХНОЛОГИИ
SDH. Другой составляющей джиттера является процесс корректировки, также возникающий на этом этапе.
Если фазовые соотношения между потоками х и X' задать абсолютно равными, то задержка этого этапа преобразования т£рл может быть вычислена по следующей формуле:
- 2 £• *с (2)
Если не включать в область исследования величину джиттера, то можно принять, что потоки сфазированы и имеют абсолютно одинаковую частоту следования импульсов. Данный процесс присутствует только на передаче и не имеет обратной операции на приеме.
Процесс синхронного сопряжения можно смоделировать также в виде буфера данных, где входной поток данных преобразуется в выходной с добавлением (или удалением) служебных данных (рис. 3). Задержка сигнала при преобразованиях зависит от чередования основных и дополнительных данных в потоке с более высокой скоростью. Данное сопряжение характеризуется двумя операциями добавление дополнительных донных в поток и обратная операция — извлечение данных.
Скорость передачи (В) любого цифрового потока (х, у X') можно определить по формуле 3:
/V*. байт
А/, байт
Л/*. байт
1 2 X
WC
выравнивание У
скорости
кГц L-T---------
' fc4sFy4 кГц Рис 2. Модель процесса астхронного сопряжения
X
кГц
01
02 03 04 05 06 07 08 09
п п* 1 п*2 /1+3 п*4 п*5 п*6 п+7 п*8 п*9 -
01
- W-f W *
N* tf+n
\\\\\\\\\\\\
02 03 04 05 06 07 08 09
FW 3. Синхронное сопряжение и его задержка
■ I
32 байта
т
■пв
Е-1
>2048x0.1 кГц
32 байта 34 байта
—FFFTffl
IKS3
34 байта 32 байта
1 *
—
її
ЗД Hi-і”
►
С-12
2046 кГц
!,»217вкГц
Г
Е-1
W,s2176 кГц
2048 кГц
(3)
FW. 4. Модель осинхронного размещения цифрового потока 2048 кбит/с 150 ppm в контейнер С12ио6ратно
где т=8 — число бит в 1 байте; N — число байт передаваемого цифрового сигнала; Т — период следования цифрового сигнала.
Длительность единичного интервала (ЕИ) тогда можно определить по формуле 4:
Е1 <=> С-12
/г.. = —, мс
ЕМ в,
(4)
Расположение информационных единиц в циклах SDH стандартизовано, это упрощает и анализ, и вывод аналитических выражений для всех происходящих процессов. Аналитические вьражения различаются в зависимости от вариантов добавления служебных данных.
Рассмотрим подробно все три варианта сопряжения сетей PDH и SDH:
I. В первом случае к/от цифровому потоку
Е1 (2,048 Мбит/ с) добавляется/извлекается 2 байта (п = 16 бит) как показано на рис 4. При этом период следования импульсов не изменяется (Т= 125 мкс).
Процесс сопряжения потоков Е1 и С12 представляет из себя вариант асинхронного сопряжения, который был рассмотрен выше по тексту. Из рис. 5 видно, что каждый бит цифрового сигнала задерживается на отличные вре-
Рис. 5. Синхронньм этап (и его матричное представление) в процессе размещения цифрового потока 2048 кбит/с ± 50 ppm в контейнер С12 и обратно
задерж а с о тасования скоростей
------задерика на
добавление двух байт
------Задержка процес са
Е1*»С12
------задер**а на
извлечение двух байт (С12=>Е1) і -------суммарнаязадермса
О 64 128 192 256 (Е1«=>С13)
FW. 6. Рэсчвг латентности асинхронного сопряжения цифровых потоков ЕІ иС12
T-Comm #6-2010
25
Л
ТЕХНОЛОГИИ
< 141 s - < 1432 u)
B“
(2032-/-H432 u-4K /> -X c) B"
-,c
(1 -i + 1432 til
Bc '
Bc'
1417 1967
В
В'
.<<> =
(1934-д—/-І806) S"
(1810 +/-1934 s +8 6+2 e)
+--------------------ТГ.-----------------.C
fi1'
Латентность обратного сопряжения при приеме (04 1 Е4) бита, находящегося на (-той позиции в цикле будет определяться по следующей формуле:
(8)
2176 6am
й
2340 байт 2176 байт
Латентность обратного сопряжения при приеме (СЗ БЗ) бита, находящегося на нтой позиции в цикле будет определяться по следующей формуле:
(65-Л-1432 а-АН Ь-Н с)
Е-4
f.= 139264*2 09 «Гц
С-4
11р.= 139264 кГц
f,» 149760 «Гц 1
Е-4
1^*149760 кГц
U= 139264 кГц
Fto. 11. Модель асинхронного размещения цифрового потока 139264 кбит/с ± 15 ppm в контейнер С4 и обратно
(91
Следовательно, латентность, приходящаяся на вэаимообратные операции в функциональном блоке 1.РА, при передаче и при приеме в сумме (ЕЗ СЗ + СЗ ЕЗ) определяется по следующей формуле:
(Ю)
На рис 10 показана зависимость позиции бита во входящем потоке от величины вносимой латентности.
Таким образом, задержка сигнала двух последовательных взаимно обратных синхронных сопряжений не зависит от позиьии бита в цикле и является постоянной. А задержка любого бита будет равна длительности добавляемых в цикл прочих данных на промежуточной скорости передачи (8у].
3. В третьем ат/чае к/от цифровому потоку Е4 (139,264 Мбит/с) добавляется/извлекается 164 байта (1312 бит) как показано на рис 11. При этом период следования импульсов не изменяется.
Процесс сопряжения потоков Е4 и С4 аналогичен ране рассмотренному процессу сопряжения потоков ЕЗ и СЗ, но имеет отличные количественные значения переменных и ряд особенностей, которые показаны на рис 12-13.
Подробный анализ этих рисунков позволил описать его в вице математических выражений. Таким образом, латентность асинхронного сопряжения при передаче (Е4 С4) бита, нахо-
дящегося на ьтой позиции в цикле будет определяться по следующей формуле:
12. Синхронный этап процэсса размещения цифрового потока 139264 кбит/с ± 15 ppm в контейнер С4 и обратно
• н ....
-■ ГА -
■ 1 _*
5 5 !
А
II
VC4
8=1
**2
s-3
5 = 5
s 6 s»7
s-S
^ ,W1
**0 0 tv r*l r*C »"> «•« I.vt »«<• *•'
r-0 w-0 T* .-0 c>C *-0 r-0 to КлТ7 ь»!* WII
Mi M W k-i k-i «•*. fc-S r-5 r« *4 r-0 >■; »« M *"•4 .-a .-a »-o +-э .-t
♦•V »-0 **0 *>• t-Г 1-» 7-7 5-3 1-і T=S b-K~ V7~ -Г •
Ліс. 13. Матричное представление процесса синхронного сопряжения цифровых потоков Е4 и С4 (Ь, е — вспомогательные коэффиц иенты, $ — номер строки)
Ji)
(1934 s-i-8 b-2 е-53)
mi
*tPA nr'*- gC
(І934-5-І-197)
-------w1—-c
1757 1609
ВВы *
(13)
(12)
Следовательно, латентность, приходящаяся на взаимообратные операции в функциональном блоке 1РА, при перед аче и при приеме в сумме (Е4 С4 + С4 Е4) определяется по следующей формуле:
На рис. 14 показана зависимость позиции бита во входящем потоке от величины вносимой латентности.
Таким образом, задержка сигнала двух последовательных взаимно обратных синхронных сопряжений не зависит от позиции бита в цикле и является постоянной. А задержка любо-
T-Comm #6-2010
27
л
ТЕХНОЛОГИИ
О 1934 3868 5802 7736
-----задержка согласования скоростей
-----задержка процесса С4=>Е4
9670 11804 13538 1S472
------задериха процесса Е4=>С4
------суммарная задержка (Е4<=>С4)
hie 14. Расчет латентности асинхромюго сопряжения цифровых потоков Е4 и С4
го бита будет равна длительности добавляемых в цикл прочих данных на промежуточной скорости передачи (В*').
Выводы
Для оценки временной латентности, вносимой функциональным блоком LPA необхсщ^ио рассмотреть его алгоритм функционирования, разложить на отдельнь>е процессы и найти временные латентности каждого из них. Сопряжение плезиохронных сигналов PDH (Е-п) с синхронными сигналами SDH (С-п) состоит из двух процессов на передаче (согласование скоростей и синхронное сопряжение) и одного процесса на приеме (синхронное сопряжение).
Составленные модели данных процессов упростили вывод аналитических выражений для оценки вносимой временной латентности.
Проведенные расчеты позволили выявить следующее:
• временная латентность операции
ЕК С12 Е1 равна 7,8412 мкс
• временная латентность операции
ЕЗ и СЗ ЕЗ равна 0,5763 мкс;
• временная латентность операции
Е4 С4 Е4 равна 0,1785 мкс;
• операция сопряжения потоков Е1 и С12 вносит очень значительную величину временной латентности и в 44 раза больше, чем при сопряжении потоков Е4 и С4;
• временная латентность отдельных операций Е-п С-п и С-п Е-п зависит от позиции бита во входном потоке и различна для каждого из битое. Но сумма этих взаимообратных операций становится не зависимой от позиции бита в потоке и одинаковой для всех битов.
Латентность блока LPA является лишь сдним из множества слагаемых, возникающих при передаче сигнала в оборудовании SDH. Для определения суммарной сквозной задержки [1] при передаче сигналов по сети с тожеством
сетевых элементов должны учитываться все процессы, способные вносить задержки в каждом из сетевых элементов оборудования SDH. При наличии на сети элементов другого оборудования (WDM, IP/MPLS и прочее), необходимо также проанализировать вносимые ими временные задержки и латентности [5].
Литература
1 Салифав ИИ. Сравнение по критерио временной задержки сред передачи сигнала в магистральных сетях связи // T-Comnv — 2009. — №4. — СЮ-13.
2. fTU-T G.783-1994 Characterisftcs of synchronous digital hierarchy (SDH) equipment functional blocks.
3. ГОСТ P ИСО/МЭК 7498-1 -99 Информационная технология. Взаимосвязь открытых систем. Базовая эталонная модель. Часть 1. Базовая модель.
4. ГСО Р ИСО/МЭК 7498-4-99 Информационная технология. Взаимосвязь отхрытых систем. Базовая эталотая модель. Часть 4. Основы административного управле»1я
5. Салифов ИИ Оценка узловой задержки в оптических системах спектрального уплотнения копалов (WDM) магистральных сетей // T-Comm. — 2009 -№5.-С 22-24.
6. ITU-T G.781-1999 Synchronization layer functions.
7. ГГЦ-Т G.783-2006 GraraderisJics of synchronous digital hierarchy (SDH) equipment functional blocks.
8 Ноеажцк» EO. Модель задержки распространения сигнала в мультиплексорах и регенераторах СЦИ при передаче сигналов времени // Современные проблемы частотно-временного обеспечения сетей электросвязи: Сборник трудов междуна-родеых наумо-технических конференций. — Mj ФГУПЦНИИС2010.-С 171-183.
Latency, SDH, Low order Path Adaptation, PDH
Salifov 1.1.
We consider Ihe me#iod of estimating the time latency introduced in the course of adaptation ptesiochronous signals PDH (E-n) with synchronous signals SDH (C-n). Corresponding analytical expressions are receded and results of calculations for fundional block IPA of equipment SDH are presented.
Keywords; latency, piesochronous signals Pleskxhronous Digital Hierarchy — PDH (E-n), synchronous signals SDH (C-n), SDH equipment.
Reference*
1. SaSfov I.L Sravnenie po kriteriyu vTemermoy zoderzhki yed peredochi signala v magisiralnyli sefyah svyazi // T-Comm, 2009. — № 4. — pp. 10-13.
2. ITU-T G.783-1994 Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks.
3. GOST RISO/EEK 7498-1 -99 hformateonnaya tehnologiya. Vzaimosvyaz otkrytyh si stem. Bazovaya etalomaya model. Oxj si 1. Bazovaya model
4. GOST R ISO/EEK 7498-4-99 Informalsionnciya tehnologiya. Vzaimosvyaz otkrytyh si stem. Bazovaya etalomaya model. Oust
4. Osnovy odminisfratrvnogo upfavlenrya 5. SaSfov I I Otsenka uzlovoy zoderzhki v opfchesklr sistemah spektralnogo uplotneniya kanalav (WDM) magistralnyh setyey // T-Comm, 2009. — № 5. — pp. 22-24.6. ITU-T G.781 -1999 Synchronization layer functions.
7. ITU-T G.783-2006 Characteristics of synchronous digital hierarchy (SDH) equipment functional blocks.
8. Novozhilov Ye.O. Model zoderzhki rasproslroneniya signala v multipleksoroh i regenerafcxah STSI pri peredoche signalov vremeni // Sovremennye problemy cbaslolno-vremennogo obespecheniya setyey eieklrosvyazi: Sbomlc Imdov mezhdunarodnyh nauchno-tehnicheskih konferentsry. M.: FGUP TSNIIS, 2010. -pp. 171-183.
28
T-Comm #6-2010
Ж
