CC BY
431
Е.А. Печенин,
кандидат технических наук
ОСОБЕННОСТИ ПОСТРОЕНИЯ ЦИФРОВЫХ СИНТЕЗАТОРОВ ЧАСТОТ С ЧАСТОТНОЙ МОДУЛЯЦИЕЙ НА СОВРЕМЕННОЙ ЭЛЕМЕНТНОЙ БАЗЕ
В последнее время появились интегральные микросхемы, содержащие основные узлы ИФАПЧ-синтезаторов, способные работать в высокочастотной области и обеспечивающие перестройку частоты с малым шагом в широкой полосе [1-4]. Основные достоинства современных интегральных микросхем с ИФАПЧ — малые размеры, потребляемая мощность, высокие частотное разрешение и скорость настройки, достаточно низкая стоимость — делают их незаменимыми в миниатюрных приемопередатчиках, сотовых телефонах, терминалах спутниковой связи.
На рис. 1 показана структурная схема ЦСЧ на базе кольца ИФАПЧ с использованием микросхемы LMX2306 фирмы National Semiconductor.
Синтезатор содержит частотно-фазовый детектор (ЧФД), ДФКД с коэффициентом деления R, ДПКД с переменным коэффициентом деления N, УГ, петлевой ФНЧ и ОКГ. Первые три элемента являются составной частью микросхемы синтезатора LMX2306 (их схемы на рис. 1 обведены штриховой линией), а петлевой ФНЧ, УГ и ОКГ, содержащие частотно-зависимые и габаритные элементы, расположены вне микросхемы. Входом опорной частоты ЦСЧ является вход делителя R, на который поступает сигнал ОКГ. Выход УГ, являющийся выходом ЦСЧ, подключен к входу ДПКД с коэффициентом деления N. Этот вход в таких микросхемах называют также входом RF или IF (радио- или промежуточная частота) синтезатора. Сигнал управления
частотой синтезатора поступает от внешнего микроконтроллера по стандартному трехпроводному интерфейсу на вход 21-битового приемного регистра микросхемы.
Рассмотрим более подробно особенности построения микросхемы LMX2306 и ее функциональные возможности при разработке данного синтезатора (рис. 2).
Синтезатор LMX2306 содержит ДПКД, состоящий из двух частей: высокочастотной, представляющей собой предварительный управляемый делитель (двухмодульный преска-лер) с двумя коэффициентами деления Р или Р+1, и низкочастотной (основной ДПКД) с коэффициентами деления от Nmax до Nmm, изменяющимися через единицу, ДФКД на основе 14-битового R счетчика, 18-битовую функциональную ключевую схему F с фиксацией состояния на каждом выходе, цифровой ЧФД с генераторами токов и токовыми ключами, индикатор синхронизма, 21-битовый приемный регистр сдвига, на который поступают внешние управляющие сигналы, многофункциональную схему (MUX) коммутируемых выходов сигналов от внутренних устройств, позволяющую осуществлять контроль работы отдельных устройств на одном выходе F0LD, и другие вспомогательные устройства.
от микроконтроллера
Рис. 1. Структурная схема цифрового синтезатора частот на основе микросхемы ЬМХ2306
Рис. 2. Функциональная схема синтезатора ЬМХ2306
В синтезаторе ЬМХ2306 целочисленный ДПКД с предварительным делителем 8 или 9 работает от 25 МГц до 550 МГц. Микросхема потребляет ток порядка 1,7 мА при напряжении питания до 5,5 В. Синтезаторы этой же серии ЬМХ2316 и ЬМХ2326 имеют прескалер 32/33, работают соответственно до частоты 1200 МГц и 3000 МГЦ и потребляют ток от 2,5 мА до 4,0 мА.
В синтезаторе имеется выход ЧФД (СРо), выход БЬо устройства, ускоряющего вхождение синтезатора в синхронизм (БаБ^оск), и мультиплексорный выход БоЬО. Мультиплексорный выход микросхем синтезаторов типа ЬМХ, АОБ и др. позволяет при разработке и регулировке иметь возможность увидеть на экране осциллографа и измерить частотомером сигналы в различных внутренних точках микросхемы: выход ДФКД, выход ДПКД, цифровой и аналоговый индикаторы синхронизма и др. Это осуществляется с помощью программы управления от компьютера или микроконтроллера путем установки соответствующих трех битов информационной функциональной кодограммы Б в определенное состояние.
Управление синтезатором ЬМХ2306 происходит путем подачи последовательного двоичного кода форматом 21 бит на соответствующие входы микросхемы от микроконтроллера (или персонального компьютера), передаваемого по трем проводам импульсными сигналами:
1) тактовые импульсы (ТИ);
2) информационный сигнал (ИНФ);
3) импульс разрешения записи информации из приемного регистра в буферный (ИЗ).
Передача каждого бита информации сопровождается тактовым импульсом. Информационная кодограмма состоит из трех частей по 21 биту каждая: для коэффициентов N для коэффициентов Я и для функционального регистра Б, обеспечивающего выполнение различных служебных задач.
На рис. 3 показаны отпечатанные с монитора компьютера информационные кодограммы К, Я, Б управления синтезатором ЬМХ2306 для формирования выходной частоты 160 МГц.
Каждая информационная кодограмма (К, Я, Б) сопровождается 21 тактовым импульсом и импульсом разрешения записи в буферный регистр микросхемы.
Временные диаграммы управляющих сигналов приведены на рис. 4.
Запись информации в приемный регистр (21-битовый регистр сдвига) микросхемы ЬМХ2306 происходит по положительному перепаду тактового импульса (¿7 -момент записи информации), фиксация информации в разрядах регистра — по отрицательному перепаду (¿2 — момент фиксации информации). Перезапись информации из приемного в буферный регистр микросхемы происходит с приходом импульса ИЗ, который должен появиться не ранее, чем через ¿з = 50 нс после поступления последнего (21) бита информации. Первым в информационной последовательности импульсов поступает старший разряд и так далее. Последними поступают два контрольных бита младших разрядов (0 и 1), которые указывают направление ввода информации в один из трех буферных регистров (К, Я или Б).
Структура управляющей кодограммы для коэффициентов N ДПКД синтезатора на частоту 150 МГц приведена на рис. 5. Основной 18-битовый К счетчик содержит 5-битовый делитель А и 13-битовый делитель В. Выходная частота синтезатора определяется по формуле ГСЧ=[(р^В)+Л]^/О/Я, где ¥СЧ — выходная частота синтезатора (внешнего УГ), В — предварительно устанавливаемый коэффициент деления 13-битового программируемого счетчика (от 3 до 8191), А — коэффициент деления 5-битового делителя (0<А<31), /О — выходная частота опорного кварцевого генератора, Я — коэффициент деления программируемого 14-битового опорного делителя (от 3 до16383), р — коэффициент деления прескалера (р=8).
Для микросхемы ЬМХ2306 максимальное значение N^^=65535, а минимальное --N^/N=56.
В синтезаторе можно по программе изменять выходной ток ЧФД, который принимает два значения: 0,25 мА и 0,8 мА. Для этого используется последний (21-й) бит информационной кодограммы К: когда он принимает значение 0, выходной ток ЧФД равен 0,25 мА, когда его значение 1, ток ЧФД равен 0,8 мА.
Как указывалось ранее, вместе с большими преимуществами, которые дает применение микросхем синтезаторов, есть и существенный недостаток, связанный с усложнением проблемы введения частотной модуляции в ЦСЧ. В системах подвижной радиосвязи широко применяются ЦСЧ с частотной модуляцией информационным сигналом, как аналоговым, так и цифровым.
LMX2306 Code Loader
File View Load Select Device Options Help
Prescaler Counter
ИеМп —
рГ
1
МНг
R=400
Auto Reload Every Г0 sec
Phase Detector Freq 125,000 Ш kHz
Phase
Detector
Charge
Pump
Charge
Pump
PLLIn
160,000
Low Active
— H N =6400
м H: -oLD |R Divider Output A
Gain
State
Щ Register Display
000000000011111111112 01 2 3 4 5 6 7 8 Э 0 1 2 3 4 5 6 7 8 Э 0
N
R
F
1100000000000100110000 Load
000000100110000000000 Load
01 00001 00000000000000 Load
- П X
Program Pins Г PLL_En Г T rigger
Program Bits P Counter_Reset Г PowerDown Г Fastlock_En V Fastlock_Ctrl P TimeoutCntr_En Г CM0S_0ut_Sel Г CM0S_0ut1_State P CM0S_0ut2_State Г TestMode_F18 P TestMode_F1S
TimeOut_Counter
Тз
Рис. 3. Информационные кодограммы управления синтезатором ЬМХ2306 для формирования выходной частоты 160 МГц
ТИ
ИНФ
ИЗ
ППППППППППППП___ППППП »t
t t
t
□
t
Рис. 4. Временные диаграммы управляющих сигналов
t
3
разряд 0 1 2 3 4 5 6 7 8 9 1 0 1 1 1 2 1 3 1 4 1 5 1 6 1 7 1 8 1 9 2 0
20 21 20 21 22 23 20 21 22 23 24 20 21 22 23 24 25 26 27 28 29
инф. 1 0 0 0 0 0 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1
Кон -тр. б и ты
А
В
Направление ввода информации
СО
ъи
——
Рис. 5. Структура управляющей кодограммы N для Бсч = 150000 кГц: СЗР — старший значащий разряд, МЗР — младший значащий разряд
Рис.6. Блок-схема экспериментального ЧМЦСЧ с двумя микросхемами
ЬМХ2306
C использованием в синтезаторах микросхем типа LMX2306 возникли затруднения при введении широкополосной модуляции ЧМ12, так как в выпускаемых микросхемах нет возможности ввести импульсно-фазовый модулятор (ИФМ) между ДФКД и ЧФД, т.е. нет доступа к опорному входу ЧФД.
Согласно основным электрическим характеристикам микросхем синтезаторов типа LMX2306, частота внешнего опорного сигнала от ОКГ может быть в пределах от 5 МГц до 40 МГц (а в других микросхемах синтезаторов — до 100 и более МГц) от синусоидального сигнала с уровнем не менее - 5 дБм (125,7 мВ на нагрузке 50 Ом).
Для получения высокой стабильности частота ОКГ обычно выбирается порядка 10 МГц. Коэффициент деления R в ДФКД может быть от 3 до 16383. Ограничение минимального значения входной опорной частоты до 5 МГц создает проблему для введения внешнего дополнительного опорного делителя, после которого можно было бы включить ИФМ и обеспечить модуляцию по опорному каналу с достаточно большим индексом модуляции.
Проведенные экспериментальные исследования показали, что, если на опорный вход микросхемы LMX2306 подавать импульсный сигнал с уровнем до напряжения питания этой микросхемы (до +5 В), то можно входную частоту опорного сигнала значительно понизить и при этом обеспечить нормальную работу синтезатора. В качестве дополнительного делителя лучше всего использовать еще одну такую же микросхему LMX2306 и ввести на ее опорный вход сигнал с частотой 10 МГц от ОКГ. Блок-схема экспериментального ЧМЦСЧ с двумя микросхемами LMX2306 показана на рис. 6. Управление коэффициентом деления R в ДФКД дополнительной микросхемы LMX2306 происходит путем подачи последовательного двоичного кода форматом 21 бит по тем же проводам ТИ и ИНФ, что и для основной микросхемы синтезатора, за исключением сигнала ИЗ, который поступает по отдельному проводу LE2. В результате частоту опорного сигнала, поступающего на внешний ИФМ удалось понизить до 100 кГц. При этом длительность короткого опорного импульса на выходе дополнительного внешнего делителя равна периоду частоты 10 МГц. Одновременное управление двумя синтезаторами в этом эксперименте осуществлялось от микроконтроллера AT89C52 фирмы Atmel по специально разработанной программе.
ЛИТЕРАТУРА
1. Стариков О. ФАПЧ-синтезаторы частоты типа Integer-N/Fractional-N и двойные Integer-N/Fractional-N синтезаторы частоты / О. Стариков // Chip News. — 2001. — № 8. — C. 32-38; № 10. — C. 6—13.
2. Analog Devices’ Data Sheets: ADF4001. Rev. 0. 2001; ADF4110/11/12/13. Rev. A. 2001; ADF4252. Rev. PrM. 03/02 (www. analog. com).
3. Голуб В. С. Новые синтезаторы частот серии ADF4xxx / В.С. Голуб // Chip News. — 2002. — № 4. — С. 20—23.
4. National Semiconductor’ Data Sheets: LMX2306/LMX2316/LMX2326. Rev. PrM. 01/98 (www. national. com).
