CC BY
36
формации. Разработана архитектура параллельных, параллельно-последо-вательных и параллельно-программных нейросупертранспьютеров йа базе разработанных нейроноподобных модулей и современных транспьютеров. Рассмотрены возможности микроэлектронной реализации базовых модулей нейросупертранспьютерных элементов и произведена оценка их производительности. В выполнении работы принимали участие два аспиранта и два студента кафедры ВТ.
Общий объем НИОКР, выполненных кафедрой ВТ, составил в 1993 году более 18 млн. руб. На кафедре обучаются 17 аспирантов. По результатам выполненных НИР опубликовано 22 научные работы, получено 7 авторских свидетельств на изобретения. В девяти научно-исследовательских работах, кроме преподавателей и сотрудников НИЧ, принимали участие студенты, которые выступили с двенадцатью докладами на различных научно-технических конференциях, опубликовали семь тезисов докладов, подготовили и представили пять конкурсных работ.
УДК 681.324
В. Ф. Гузик, В. Е. Золотовский
МНОГОПРОЦЕССОРНЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ С МАТРИЧНО-ПОТОКОВОЙ ОРГАНИЗАЦИЕЙ АРХИТЕКТУРЫ
Развитие средств вычислительной техники обуславливается необходимостью перерабатывать все большие объемы информации.
Как явствует из рис. 1, рост объема был особенно интенсивным в 1960—1980 гг., в связи с широким внедрением вычислительной техники в военной области.
Рис. 1 Рост скорости срабатывания логических элементов (¿Ср), производительности (Р) и объем перерабатываемой информации N по годам
Основное требование: это увеличение скорости вычислений на единицу объема, т. е. достижение высокой производительности при минимальных весо-габаритных характеристиках. Последнее возможно в связи с микроминиатю-
ризацией, при которой достигается существенное сокращение габаритов и увеличивается быстродействие за счет уменьшения времени срабатывания ¡логических элементов и длины связей. Однако этот путь повышения производительности уже фактически исчерпан. Как видно из рис. 1, скорость роста времени срабатывания снижается и достигает насыщения, а что касается собственно производительности ЭВМ, то она уже находится в насыщении и ее рост приостановился. Все это стимулирует поиски новых технических решений в области высокопроизводительных ЭВМ. При этом в области ЭВМ фон-Неймановского типа собственно можно выделить два основных направления: ШБС-процессоры и ОБС-процессоры.
В .первом случае набор команд весьма ограничен, но каждая команда .выполняется:не более, чем за 1—-2 такта. Во-втором — система команд весьма расширена, но разница во времени команд может меняться на порядок. При иболее* внимательном анализе можно сделать вывод о близости этих направлений. Фактически высокое быстродействие на нижнем уровне «съедается» ростом сложности программы, иными словами, в ШЭС-процессорах микропрограммы команд переносятся на программный уровень. В определенных пределах можно осуществить поддержку высокого быстродействия за счет совмещения выполнения команд, причем это совмещение может значительно увеличить быстродействие системы по отношению к ОБС-процессору. В работе предлагается использовать идею ШБС-процессора (выполнение команды за 1—2 такта) для построения систем, ориентированных на крупные операции.
Начнем с системы команд. Вся система команд может быть представлена в Следующем виде (см. рис. 2).
Рис. 2 Система команд комплекса
Л Л/ Хг
Секция вычислительной техники
На уровне А1 представлены команды собственно ШБС-процессора, выполняемые за 1—2 такта.
На уровне А2 (второй уровень) представлены команды, которые стандартно входят в традиционные ЭВМ, но выполнение их на обычных процессорах за несколько тактов невозможно. Сформулированные выше требования предполагают, что выполнение указанных операций будет поддержано соответствующей аппаратурой, т. е. предполагается структурная параллельная реализация алгоритмов. С точки зрения классификации такие процессоры можно отнести к блочным неоднородным процессам. Здесь возможны и параллельное исполнение микроопераций, и их совмещение. В целом достигается значительное ускорение и эффективное время оказывается даже в определенных случаях менее одного такта.
Уровни АЗ и А4 в принципе близки друг к другу и отличаются лишь мощностью вычислительной матрицы.
В соответствии с рассмотренной архитектурой команд введем следующее понятие: процессорный элемент (ПЭ) — устройство, реализующее уровни команд А1 и А2. Его архитектура представлена на рис. 3. Как видно из рисунка, ПЭ состоит из блоков, обеспечивающих реализацию команд А1, их конвейерное или параллельное объединение, осуществляемое через две двунаправленные шины, дает возможность сформировать процессор для выполнения команд уровня А2. Отдельно остановимся на блоке ФП. Он представляет собой настоящую память, где хранятся константы, позволяющие ускорить вычисление элементарных функций.
Индексные устройства (ИАУ1 и ИАУ2), а также двухвходовая оперативная память и блок регистров, обеспечивают подкачку оперативных данных со скоростью, достаточной для параллельной работы всех блоков. Нетрудно увидеть, что исполнительная и подготовительные стадии выполнения команд выполняются независимо. Центральное устройство управления обеспечивает очередь независимых команд. Очереди формируются в ОЗУ расширения. Они состоят из очереди готовых команд, очереди инициированных команд, очереди ожидания. Очередь готовых команд состоит из команд, данные для выполнения которых полностью готовы. Сортировка команд осуществляется по критерию готовности операционных блоков. При большой нагрузке на блок в очереди готовых команд формируются подочереди к операционным блокам. Длина очереди легко вычисляется из следующих соображений. Оперативная память должна обеспечивать загрузку всех операционных блоков. Тогда, если та — число АЛУ, ту — число умножителей, то— число делителей, то такт
АЛУ ~ —такт Уми ~ такт Дел ~ — та ту те
Тогда при допущении, что
Та ^ Ту ^ Тд
та ~ ту ~ то ’
т
имеем т0 зу = д .
Для тпа = ту = 1 время такта для большинства современных микросхем равно 70 пс и память работает со скоростью не более 20 пс, что вполне достижимо при ее расслоении на 2 блока.
Очередь инициированных команд содержит команды, которые не имеки всех данных, но они будут готовы при выполнении очереди готовых команд.
Очередь ожидания содержит команды, данные для которых еще не найдены или они будут готовы при выполнении очереди инициированных команд.
УДК 007.57:681.3
Ю. В. Чернухин НЕЙРОСУПЕРТРАНСПЫОТЕРЫ
Дальнейший прогресс вычислительной техники тесно связан с разработкой и созданием мозгоподобных средств обработки информации. В настоящее время прообразом таких средств являются интенсивно разрабатываемые во всех ведущих странах мира новые высокопроизводительные вычислительные системы — нейрокомпьютеры. Ожидается, что благодаря глобальному параллелизму они, подобно мозгу, будут способны к самообучению, самопрограммированию, самооптимизации и смогут воспроизводить другие уникальные свойства биологических объектов.
Структурной единицей параллельных НК служат нейроноподобные элементы (НЭ), моделирующие информационное функционирование нервных клеток — нейронов. Отдельные НЭ связываются друг с другом в нейроноподобные структуры, имитирующие нейронные сети мозга. Следовательно, чем точнее НЭ воспроизводят информационную деятельность нервных клеток и чем ближе конфигурации искусственных нейронных сетей к конфигурации естественных, тем больше шансов воспроизвести в НК самообучение, самопрограммирование, самооптимизацию и другие свойства живых систем. По этой причине одной из главных проблем создания НК является разработка их элементной базы в виде полифункциональных, поливходовых и высокопроизводительных нейроноподобных элементов.
Впервые нейроноподобные элементы были предложены в 1943 году и прошли длительный путь эволюционного развития от простейших пороговых схем до современных нейрочипов. Важным свойством нейроэлементов, функциональные свойства которых близки информационным свойствам естественных нейронов, является класс разработанных в НИИ МВС при ТРТУ.цифро-вых нейропроцессоров (ЦНП). В качестве элементной базы таких ЦНП были разработаны и созданы базовые нейроноподобные модули (БНМ). Микросхемы таких модулей (цифровые нейрочипы) представляют собой дискретные устройства комбинационно-накапливающего типа, ориентированные на работу в режимах различных формально-логических моделей нейрона с переменными синаптическими весами. На основе БНМ могут создаваться различные модификации цифровых нейропроцессоров. Нейропроцессоры, в свою очередь, служат основой для разработки параллельных цифровых нейрокомпьютеров.
Однако известные нейрочипы, в том числе и БНМ, являются специализированными устройствами и по этой причине не способны к гибкой перестройке на программно-аппаратное воспроизведение разнообразных моделей нейрона. Они неудобны также при воспроизведении различных генераторных функций нейропроцессоров, например функций логистического или тангенциального типов. Кроме того, из-за узкой специализации рынок сбыта цифровых нейрочипов пока ограничен, что тормозит их широкое промышленное освоение. Последнее обстоятельство не позволяет снизить цену нейрочипов и перейти
