CC BY
43Материалы международной конференции по тестированию электроники ITC-2009. Часть 2
В этом номере журнала мы продолжим, а в следующем — завершим рассмотрение наиболее интересных для тематики нашей колонки материалов 40-й конференции ITC-2009, прошедшей 3—5 ноября прошлого года в Остине (Техас, США). Одним из докладов в разделе Boundary-Scan, вызвавшим значительный резонанс, был обзор применения технологий JTAG, выполненный Филиппом Гейгером (Philip Geiger) из Dell и Стивом Бутковичем (Steve Butkovich) из Cisco в рамках международной организации iNEMI (International Electronics Manufacturing Initiative).
Ами ГОРОДЕЦКИЙ, к. т. н. (JTAG.TECT)
Задачами обзора, как их определили авторы, являлись оценка уровня применимости различных технологий JTAG в современной электронной промышленности, выявление причин, препятствующих еще более широкому распространению этих технологий тестирования, и указание на новые возможные области их применения. Отбор докладов, представляемых на конференциях 1ТС, обычно очень жесткий. И то, что наряду с докладами, связанными с новыми разработками в тестировании, было также предоставлено место для подобного обзора, свидетельствует о назревшей потребности в публикации широкого статистического исследования по поводу использования технологий JTAG, весьма бурно развивающихся в последние 20 лет.
При этом авторы сочли оправданным сфокусировать внимание на двух различных группах специалистов, работа которых связана с технологиями JTAG. Будем именовать их в дальнейшем первая и вторая группы. Первая — это разработчики и тест-инженеры, применяющие технологии JTAG для тестирования ПП, узлов и систем. Ко второй группе относятся разработчики ИС, снабженных или не снабженных структурами JTAG, а также тест-инженеры, применяющие технологии JTAG для тестирования чипов. Понятно, что взгляды на текущее положение дел с технологиями JTAG и перспективы их дальнейшего развития у специалистов этих двух групп могут существенно отличаться.
Авторы обзора опросили 240 специалистов из 131 компании, работающих в 27 странах мира. Большая часть из них (205 человек, 85%) относится к первой группе и 35 (15%) — ко второй. При этом распределение компаний, в которых работают респонденты первой группы, было следующим: годовой объем продаж 51% компаний превышал
$500 млн, 34% компаний входили в интервал от 10 млн до 500 млн долларов годового объема продаж, и лишь15% компаний зарабатывали менее $10 млн. Иными словами, большинство респондентов работали в крупных и весьма успешных компаниях.
Почти половина респондентов первой группы (44,3%) обозначила себя в качестве тест-инженеров, более 17% — в качестве тест-менеджеров, и примерно по 10% — это специалисты по тестовому оборудованию, разработчики схем и консультанты по тестопригодному проектированию. Такое распределение, на мой взгляд, свидетельствует о репрезентативной выборке реально практикующих специалистов. Большая часть компаний — респондентов первой группы (27,7%) относилась к сектору телекоммуникаций (связь, передача данных, сети), затем шли секторы тестового оборудования и предоставления тестовых услуг (17,3%), военный и аэрокосмический секторы (11,4%) и сектор промышленного оборудования (8,4%). На удивление слабо оказался представленным сектор контрактных производителей электроники — только 6%.
Распределение компаний, в которых работают респонденты второй группы, было несколько иным: годовой объем продаж 55% компаний превышал $500 млн, 27% компаний имели от 10 млн до 500 млн долларов годового объема продаж, и 18% компаний зарабатывали менее $10 млн. Таким образом, респонденты этой группы также относились к крупным компаниям. Три верхние подгруппы по функциональным обязанностям в этой группе оказались такими: 34% — тест-инженеры и DFT-инженеры, 25% — разработчики ИС и 18,1% — менеджеры производства ИС, то есть выборка и этих практикующих специалистов была репрезентативной.
Более половины компаний — респондентов второй группы (51,5%) — это разработчики ИС, по 15,2% — производители ИС и фирмы, предоставляющие услуги полупровод-никовым компаниям, и 6,1% — контрактные производители и поставщики тестового оборудования.
Характер выборки респондентов для проведения обзора, как мы видим, оказался достаточно представительным для того, чтобы по результатам такого обзора можно было сделать заслуживающие доверия выводы. Всем респондентам были заданы вопросы о различных аспектах знания и применимости ими всего спектра технологий JTAG, большая часть которых хорошо знакома нашим читателям [КиТ. 2009. № 2]. К темам опроса, таким образом, относились:
1. Цифровая технология JTAG в стандарте 1ЕЕЕ 1149.1 [ПЭ. 2007. № 5-8].
2. Аналоговая технология JTAG в стандарте 1ЕЕЕ 1149.4 [ПЭ. 2008. № 4].
3. Технология JTAG-тестирования дифференциальных цепей в стандарте 1ЕЕЕ 1149.6 [ПЭ. 2009. № 1].
4. Двухконтактный новейший JTAG-стандарт 1ЕЕЕ 1149.7 [КиТ. 2010. № 4].
5. JTAG-стандарт встроенного сканирования 1ЕЕЕ 1500 для СБИС.
6. Внутрисхемное конфигурирование ПЛМ и FPGA в стандарте 1ЕЕЕ 1532.
7. Тестирование ЗУ в стандарте Р1581 [КиТ. 2010. № 3].
8. JTAG-тестопригодное проектирование в стандарте Р1687 [КиТ. 2010. № 3].
9. Новый аналого-цифровой JTAG-стандарт 1ЕЕЕ Р1149.8.1 [КиТ. 2010. № 6]. Распределение ответов на вопрос, заданный
респондентам первой группы, о степени знакомства с указанными технологиями JTAG приведено на рис. 1. Здесь зеленым обозначено знакомство со стандартом на активном
Рис. 1. Распределение ответов на вопрос, заданный респондентам первой группы, о степени знакомства с указанными технологиями JTAG
уровне, желтым — на некотором уровне, и красным — отсутствие какого-либо представления о стандарте. Для меня сюрпризом оказалось наличие 4%-ной красной зоны в столбце 1149.1, я был лучшего мнения об информированности специалистов о стандарте, существующем уже 20 лет. Остальные результаты выглядят вполне ожидаемыми.
Интересны отличия в ответах на те же вопросы, которые дали респонденты второй группы (рис. 2 с теми же обозначениями). Здесь активное знакомство со стандартом 1ЕЕЕ 1149.1 почти стопроцентное, и удивителен неожиданно высокий (21%) уровень активного знакомства с новейшим JTAG-стандартом 1ЕЕЕ 1149.7, который только в феврале нынешнего года был официально принят. А ведь опрос проводился чуть ли не за год до этой даты! Это определенно указывает на давнюю активность работ со стандартом 1149.7 в ведущих мировых компаниях, разрабатывающих новейшие ИС, так что следует ожидать появления на рынке ИС, поддерживающих 1ЕЕЕ 1149.7, в самое ближайшее время. Стоит обратить внимание и на то, что активное знакомство со стандартом 1ЕЕЕ 1149.6 респондентов первой группы (36%) заметно отстает от уровня респондентов второй группы (52%), что вполне предсказуемо, с моей точки зрения. В последнее время количество доступных на рынке ИС, поддерживающих стандарт 1149.6, заметно выросло, тогда как использование соответствующих схемных структур все еще незначительно.
На важность использования технологий JTAG в производстве ПП указали более трех четвертей (79%) респондентов первой группы. При этом половина всех опрошенных (49%) отметили исключительную важность применения технологий JTAG, без использования которых они просто не в состоянии работать, и еще 30% указали на «среднюю важность», отметив, что в крайнем случае они могли бы без применения этих технологий и обойтись. 19% респондентов ответили, что они используют технологии JTAG не как основное средство тестирования, а как дополнение к другим инструментам (1СТ, рентген, А01, «летающие» щупы), с целью поднять уровень тестового покрытия своих изделий. И только 2% опрошенных специалистов первой группы совершенно не используют в своей работе технологии JTAG. Результаты выглядят весьма впечатляюще, так как аналогичный опрос, проведенный лет 5-6 назад, давал совершенно иное распределение предпочтений.
Интересное распределение применения технологий JTAG на различных этапах производства, тестирования, поиска дефектов, отладки и обслуживания ПП и систем приведено на рис. 3. Согласно диаграмме, 88% и 72% респондентов соответственно применяют технологии JTAG при производстве ПП и при подготовке их к про-
изводству, 65% используют JTAG при диагностике, отладке и поиске дефектов, и 63% — для тестирования прототипов ПП. Еще 41% используют JTAG для функционального тестирования — это новый результат, еще совсем недавно это количество было заметно ниже. Примерно по 20% специалистов применяют JTAG-тестирование при оценке ПП и для системного тестирования. Это очень близкие области тестирования, и характеризующие их цифры не случайно совпадают, поскольку отражают современную тенденцию к переводу JTAG-тестирования на уровень узлов и систем, вплоть до использования JTAG-теста в режиме «он-лайн».
41% респондентов полагают, что применение технологий JTAG приводит к снижению конечной стоимости продукта (ПП или системы), 17% уверены в обратном, а четверть опрошенных не думают, что JTAG-тестирование как-либо влияет на конечную стоимость продукта. Эти данные свидетельствуют о значительных переменах в понимании экономики тестирования вообще и JTAG-тестирования — в частности, поскольку за ощутимыми начальными инвестициями в аппаратное и программное обеспечение JTAG-тестирования, а также расходами на тестопригодное проектирование DFT [ПЭ. 2008. № 1. ПЭ. 2010. № 3] стали очевидны конечные выгоды такого тестирования при оценке баланса расходов в течение всего (или почти всего) времени жизни продукта электроники.
100% 90% 80% 70% -|— 60% 50% -I-40% -|— 30% 20%
10%
0%
II
||=г
Рис. 3. Распределение применения JTAG-технологий на различных этапах производства, тестирования, поиска дефектов, отладки и обслуживания ПП и систем
По мнению большинства респондентов, причины сокращения стоимости разработок ПП при использовании JTAG-тестирования и получаемые при этом преимущества в значительной мере совпадают. Это, как правило:
• Существенное сокращение времени отладки и поиска неисправностей монтажа в прототипах ПП без дополнительных расходов и повышение качества диагностики дефектов, что позволяет инженерам-разработчикам сосредоточиться на верификации собственно схемы, быстро получая исправные ПП без дефектов сборки.
• Значительное сокращение расходов на разработку и изготовление игольчатых адаптеров 1СТ и ускорение их производства ввиду оптимизации размещения контактных площадок на ПП и существенного уменьшения их числа [ПЭ. 2010. № 2-3].
• Увеличение уровня тестового покрытия ПП, приводящее к упрощению или полному отказу от использования других методов тестирования, включая функциональное тестирование, рентгеновские и оптические (А01) стенды и т. д.
• Упрощение и ускорение всех процессов внутрисхемного программирования, конфигурирования, прожига и верификации ИС ПЛМ, флэш-памяти [КиТ. 2010. № 5 [и FPGA] www.jtag-test.ru/JTAGUniversity/ columns/ElInfo_1_2010.php].
Главной причиной дополнительных расходов при применении JTAG-тестирования были, разумеется, названы расходы на экспертный анализ тестопригодности (DFT) и связанное с этим вмешательство в схемотехнику ПП. ■
