Научная статья на тему 'Классификация неисправностей задержек путей'

Классификация неисправностей задержек путей Текст научной статьи по специальности «Математика»

CC BY
132
27
i Надоели баннеры? Вы всегда можете отключить рекламу.

Аннотация научной статьи по математике, автор научной работы — Матросова Анжела Юрьевна

A path delay fault classification based on equivalent normal form (e. n. f.) analysis is suggested. The condi tions of robust, non-robust and functional fault manifestation for combinational circuit are formulated. A justification of path delay fault masking is given.

i Надоели баннеры? Вы всегда можете отключить рекламу.

Похожие темы научных работ по математике , автор научной работы — Матросова Анжела Юрьевна

iНе можете найти то, что вам нужно? Попробуйте сервис подбора литературы.
i Надоели баннеры? Вы всегда можете отключить рекламу.

Path delay fault classification

A path delay fault classification based on equivalent normal form (e. n. f.) analysis is suggested. The condi tions of robust, non-robust and functional fault manifestation for combinational circuit are formulated. A justification of path delay fault masking is given.

Текст научной работы на тему «Классификация неисправностей задержек путей»

ЛИТЕРАТУРА

1. Матросова А. Ю., Никитин К. В. Синтез самотестируемого детектора (т, п)-кодов на программируемых логических блоках // Вестник Томского госуниверситета. Приложение. 2003. №6. С. 124-136.

2. Буркатовская Ю. Б., Буторина Н. Б., Матросова А. Ю. Синтез самотестируемых детекторов произвольного числа равновесных кодов // Вестник Томского госуниверситета. Приложение. 2006. №17. С. 190-197.

УДК 681.324.7

КЛАССИФИКАЦИЯ НЕИСПРАВНОСТЕЙ ЗАДЕРЖЕК ПУТЕЙ

А. Ю. Матросова

Для обнаружения реальных дефектов дискретных схем наноэлектроники, работающих на высоких частотах и при низких напряжениях питания, недостаточно строить проверяющие тесты, ограничиваясь традиционной моделью одиночных константных неисправностей. Необходимо дополнять их тестовыми наборами, обнаруживающими неисправности задержек путей.

Рассмотрим комбинационную схему, в которой логические элементы и связи между ними исправны. Пусть на неё в моменты времени , ¿2 поступают наборы У\, у2 значений входных переменных схемы, которым на одном из выходов схемы сопоставляются значения 1,0 соответственно. Наборы поступают вместе с синхроимпульсами, отделенными друг от друга равными промежутками времени т. Если через промежуток времени т после момента времени ¿2 смены значения с 1 на 0 на рассматриваемом выходе не происходит, то говорят, что в схеме имеет место неисправность задержек путей.

Различают одиночные и кратные неисправности задержек путей, имея в виду неисправности задержек одного или нескольких путей. Речь идет о путях, каждый из которых начинается на некотором входе схемы и заканчивается на одном из ее выходов. Мы будем рассматривать одиночные неисправности задержек путей в предположении, что задержки отдельных линий связи пути и отдельных его элементов невелики, однако смена значений сигналов на пути в целом может выполняться дольше времени т. Это приводит к неверной работе схемы.

Будем иметь в виду, что время задержки для одного и того же пути и инверсных смен значений сигналов на его линиях связи и выходах элементов может различаться. Поэтому каждому пути сопоставляется пара последовательностей перепадов значений сигналов и соответственно пара задержек одного и того же пути.

Проблема тестирования неисправностей задержек путей исследуется за рубежом достаточно давно. Важные теоретические результаты в этой области появились в начале 90-х годов. В работе [1] были сформулированы требования к парам У\, у2 наборов схемы, обнаруживающим робастные неисправности задержек путей. Условия проявления неробастных и функциональных неисправностей, насколько нам известно, сформулированы только для вентилей.

В зарубежных публикациях используются содержательные понятия неисправностей задержек путей: робастной, неробастной и функциональной. Робастная неисправность пути проявляется независимо от того, исправны или не исправны другие пути в схеме. Неробастная неисправность пути проявляется в условиях отсутствия неисправностей задержек других путей. Это предположение согласуется с традиционным

при тестировании допущением, что только одна неисправность из рассматриваемого класса неисправностей может иметь место в схеме при поступлении на нее проверяющего теста, ориентированного на этот класс. В данном случае это означает, что только один путь может быть неисправным. Некоторые пути в схеме не могут быть «очувств-лены» по отдельности, а только совместно с другими путями. В этом случае говорят, что на рассматриваемом пути имеет место функциональная неисправность.

В данной работе перечисленные содержательные понятия формализованы на основе использования свойств конъюнкций ЭНФ, представляющей структуру и поведение схемы. Наряду с конъюнкциями ЭНФ рассматриваются дополнения конъюнкций. Дополнение конъюнкции по одной переменной используется при формализации понятий робастных и неробастных неисправностей. Для формализации понятий функциональных неисправностей различных типов используется дополнение конъюнкций по подмножеству переменных.

Определены области существования пар тестовых наборов для робастных, неробастных и функциональных неисправностей произвольных схем. Это позволило уточнить требования к парам тестовых наборов, обнаруживающим робастные неисправности задержек путей, представленные в [1]. Сформулированы некоторые необходимые и достаточные условия существования пар тестовых наборов, обнаруживающих неисправности задержек перечисленных выше типов.

ЛИТЕРАТУРА

1. Devadas S., Keitzer K. Synthesis of Robust Delay-Fault-Testable Circuits: Theory // IEEE

Transactions on Computer-Aided Design. V. 11. No. 1. January 1992. P. 87-101.

УДК 681.324.7

ПОСТРОЕНИЕ ПРОВЕРЯЮЩИХ ТЕСТОВ ДЛЯ РОБАСТНЫХ НЕИСПРАВНОСТЕЙ ЗАДЕРЖЕК ПУТЕЙ В СХЕМАХ, СИНТЕЗИРОВАННЫХ ПО СИСТЕМЕ ROBDD-ГРАФОВ

Е. А. Николаева, А. Ю. Матросова

Обнаружение неисправностей задержек путей логических схем становится актуальной проблемой в связи с переходом к наноразмерам транзисторов, увеличению скорости функционирования схем, снижению напряжения питания. Тестирование таких неисправностей связано с большими вычислительными затратами, вызванными как поиском обнаружимых неисправностей задержек путей, так и построением необходимых для тестирования пар тестовых наборов. Использование контролепригодных схем позволяет снизить эти затраты. В этом отношении перспективным является синтез комбинационных схем по системе BDD-графов.

В [1] показано, что проверяющий тест для всех кратных константных неисправностей на полюсах программируемых логических блоков (ПЛБ) комбинационной схемы строится расширением проверяющего теста для одиночных неисправностей на полюсах блоков этой схемы, причем из экспериментальных результатов следует, что длина расширенного теста в худшем случае не многим более, чем в два раза превосходит длину проверяющего теста для одиночных неисправностей.

В данной работе устанавливается, что в таких схемах существует проверяющий тест, обнаруживающий неисправность каждого пути схемы, и неисправности задержек всех путей проявляются как робастные.

i Надоели баннеры? Вы всегда можете отключить рекламу.