CC BY
39
Электроника, технологии производства материалов электронной техники
УДК 621.376.9
М.М. Пилипко
дельта-сигма модулятор аналого-цифрового преобразователя с преобразованием во времени
M.M. Pilipko
time-mode delta-sigma modulator for an analog-to-digital converter
Рассмотрен принцип аналого-цифрового преобразования во временной области и устройства, реализующие данный принцип. Предложена дифференциальная структура дельта-сигма модулятора с преобразованием сигналов во времени. Работоспособность устройств подтверждена результатами схемотехнического моделирования.
ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ ВО ВРЕМЕННОЙ ИНТЕРВАЛ. ДЕЛЬТА-СИГМА МОДУЛЯТОР. ЦИФРОВЫЕ УСТРОЙСТВА.
Principle of time-mode analog-to-digital conversion is considered. Circuits utilizing this principle are presented. A differential structure of the time-mode delta-sigma modulator is proposed. Operability of the presented circuits has been confirmed by transistor-level simulation.
VOLTAGE-TO-TIME CONVERTER. DELTA-SIGMA MODULATOR. DIGITAL CIRCUITS.
Движущая сила развития МОП технологий — рост производства и повсеместное распространение цифровых устройств. В связи с этим оптимизация технологических процессов направлена, прежде всего, на улучшение характеристик цифровых схем: увеличение скорости переключения транзисторов, уменьшение напряжения питания и геометрических размеров элементов. Указанные изменения усложняют разработку аналоговых и аналого-цифровых устройств. В частности, следствием уменьшения толщины подзатворного диэлектрика является увеличение токов утечки через затвор. Снижение напряжения питания схем вынуждает использовать транзисторы в неоптимальных рабочих точках. Это ограничивает допустимый размах входного сигнала и вызывает проблемы с линейностью аналоговых схем.
Для обхода указанных проблем при разработке аналого-цифровых преобразователей (АЦП) ряд зарубежных авторов предлагает перейти от традиционного преобразования в области напряжений к преобразованию сигналов во временной области [1—3]. Принцип аналого-цифрового преобразования на основе обработки сигналов во временной области реализуется путем каскадного соединения нескольких блоков. Поскольку информационным сигналом АцП, как правило, является входное напряжение, первый блок схемы представляет собой преобразователь напряжения во временной интервал. Следующий блок служит для необходимых операций с сигналом во временной области. Затем время-цифровой преобразователь формирует выходной цифровой код АЦП.
На основе данного подхода можно по-
строить АЦП различных типов. В мобильных системах телекоммуникаций нашли применение следящие АЦП с использованием дельта-сигма модуляции [4-5]. Тактовая частота дельта-сигма модулятора существенно превышает частоту Найквиста, что позволяет с высокой точностью отследить изменение амплитуды входного сигнала. Основу дельта-сигма модулятора составляют интеграторы, которые обычно имеют в своем составе транскондуктивный усилитель [6] или операционный усилитель [5, 7]. Интегратор накапливает разности между входным сигналом и сигналом обратной связи, а компаратор определяет знак сигнала на выходе интегратора на каждом такте. Во временной области аналогичным образом можно сравнивать моменты прихода фронта для входного и опорного сигналов.
В данной статье рассматривается принцип аналого-цифрового преобразования во временной области и устройства, реализующие данный принцип.
Элемент задержки, управляемый напряжением
Для обработки входного сигнала во временной области необходимо сопоставить уровню напряжения на входе определенный временной интервал — т. н. время-разностную переменную [3]. Для этой цели служит элемент задержки, управляемый напряжением (ЭЗУН). Фронт сигнала, поступающего на такой элемент, задерживается на время, пропорциональное напряжению на управляющем входе.
На рис. 1 а показано условное обозначение элемента задержки, а на рис. 1 б — временная диаграмма. Фронт сигнала Ф7 поступает на вход элемента в момент времени tI и задерживается до момента tO, определяемого входным напряжением У11Г Выражение для время-разностной переменной имеет вид ДГ0 ^ = GФVIN + Ьф , где Сф - крутизна характеристики преобразования, а Ьф — постоянная аддитивная задержка.
Наиболее широко известна схема ЭЗУН на основе инвертора с ограничением тока (рис. 1 в) [3, 8]. Принцип работы данной схемы следующий. При низком уровне входного сигнала транзистор М1 открыт, а конденсатор C заряжен до напряжения питания. На выходе Ф0 сигнал низкого уровня. По фронту входного сигнала закрывается транзистор м1 и открывается транзистор М2, конденсатор разряжается через транзисторы м3 и м4, причем скорость разряда определяется напряжением VIN. Выходной инвертор (М5-М6) играет роль компаратора и переключается в тот момент, когда напряжение на конденсаторе становится меньше порогового напряжения инвертора. Таким образом, момент появления фронта сигнала на выходе Ф0 линейно зависит от напряжения По спаду входного сигнала транзистор м2 закрывается, а транзистор М1 открывается. Скорость заряда конденсатора через транзистор м1 не зависит от напряжения
На рис. 1 г приведен вид передаточной характеристики эзУН, построенной по результатам моделирования схемы на основе
а)
б)
Ф, Фо
""пЗп
Ф,--► ЭЗУН>--► Ф0
в)
'о ~
0,3 0.6 0.9 1.2 1,5 напряжение В
Рис. 1. Элемент задержки, управляемый напряжением:
а — обозначение; б — временная диаграмма; в — схема; г — передаточная характеристика
стандартной 0,18 мкм МОП технологии с напряжением питания 1,8 В. В диапазоне входных напряжений 0,7—1,1 В нелинейность характеристики не превышает 0,5 %. Крутизна характеристики составляет бф = 710 пс/В. Аддитивная часть времени задержки соответствует задержке ЭЗУН при максимальном управляющем напряжении (в данном случае 1,1 В) и равна Ьф = 740 пс. Временные характеристики и потребляемая мощность элемента задержки зависят от величины конденсатора С и геометрических размеров транзистора М3. Если конденсатор С не использовать, работоспособность ЭЗУН сохранится благодаря наличию паразитных емкостей транзисторов.
Преобразователь напряжения и интеграторы на основе элемента задержки
В обычном аналого-цифровом преобразователе происходит сравнение входного напряжения с некоторым опорным уровнем (уровнем аналоговой земли). Аналогичное сравнение возможно и во временной области. Для этого импульсный сигнал Ф7 подается параллельно на два ЭЗУН. На управляющий вход одного из них поступает входное напряжение У1т, а на управляющий вход другого — опорное напряжение УКЕГ (рис. 2 а). Полученная схема является преобразователем напряжения во временной интервал. Временная диаграмма работы данной схемы приведена на рис. 2 б. моменты времени появления фронтов сигналов на выходах Ф0 и ФДЕР определяются следующими выражениями [3]:
О = <1 + °фУш + ЬФ , <ЯЕГ = <I + бФУЯЕГ + ЬФ,
а интервал времени между ними равен
АТ0 = <О — <ЯЕГ = бФ (Ут — УЯЕГ) .
Если выразить переменную часть входного напряжения как V п = Ут - УЛЕЕ, то получим АТ0 = 6фуы . Таким образом, отклонение время-разностной переменной от опорного значения прямо пропорционально отклонению входного напряжения от опорного уровня. отметим, что различие параметров элементов задержки может приводить к таким ошибкам преобразования,
как сдвиг относительно нуля и изменение крутизны характеристики.
Подключив к выходу ЭЗУН инвертор, а выход инвертора — ко входу ЭЗУН, можно получить генератор, управляемый напряжением [9]. Сравнение моментов прихода фронта в сигнальном и опорном генераторах позволяет реализовать операцию интегрирования во временной области (рис. 2 в). Поскольку аддитивная задержка ЬФ, а также время задержки ЭЗУН по спаду и время задержки инвертора постоянны, то изменение время-разностной переменной для п-го такта можно записать как
ЛТ0(п) = ЛТ0(п -1) + ОфУы(п -1).
Временная диаграмма для первых трех тактов интегратора приведена на рис. 2 г. Начальное значение АТ0 (0) считается равным нулю. Последующие значения вычисляются по приведенной рекуррентной формуле. Следует заметить, что в данной структуре отсутствует внешний тактовый генератор. Частота опорного генератора определяется размерами транзисторов и уровнем опорного напряжения УШР
Интегратор с двумя или несколькими входами может быть построен путем включения соответствующего числа ЭЗУН в кольцевые генераторы. На рис. 2 д показан интегратор с двумя входными сигналами УШ1(п) и Ут2(п). При этом в опорном генераторе также используются два элемента задержки, управляемые сигналом У]ЕГ. Разностное уравнение для интегратора в этом случае имеет вид:
АТо(п) = АТ0(п - 1) +
+ бФ [VпД(п - 1) + ^п,2(п - 1)].
Применительно к аналого-цифровому преобразованию на основе дельта-сигма модуляции желательным является каскадное соединение интеграторов. однако в данном случае это представляет определенную трудность, поскольку выходным сигналом интегратора является временной интервал, а входным — напряжение. Поэтому необходим промежуточный блок для обратного преобразования интервала времени в уровень напряжения.
а)
б)
Ф,
ФдЕР
Ф,
в)
гЗп
-ЭЗУ^^- —>
ф,—
— Э3у£>— к Фд
I' 'Г
I= -и
ФсМ
'вер
Г = вфу„т йта(2) = ЛТ0(1) *
Рис. 2. Преобразователь напряжения во временной интервал и интеграторы время-разностных переменных
Последним этапом аналого-цифрового преобразования является перевод время-разностной переменной в цифровой вид. Знак переменной можно определить при помощи триггера задержки (Б-триггера). Если фронт сигнала Ф0 опережает фронт тактового сигнала то на выходе триггера будет сформирован сигнал логической единицы, в противном случае на выходе будет логический ноль. Устройство квантования с количеством уровней сравнения два и более [10] может быть организовано с помощью соответствующего количества элементов задержки и триггеров.
Дельта-сигма модулятор
с преобразованием сигналов во времени
Дельта-сигма модулятор первого порядка состоит из интегратора, компаратора и цепи обратной связи с цифро-аналоговым преобразователем (ЦАП). В предыдущем разделе рассмотрены интегратор с двумя входами и компаратор сигналов во временной области. Если элементы задержки в интеграторе могут работать в полном диапазоне напряжений, то цАП в обратной связи не нужен, поскольку может использоваться непосредственно выходной сигнал
Б-триггера. В противном случае следует применить одноразрядный цАП на основе двух аналоговых ключей. Как видно, все каскады дельта-сигма модулятора состоят из цифровых компонентов, следовательно, эта система обеспечивает все преимущества цифровой КМОП технологии. Аналого-цифровой преобразователь будет работать с высокой тактовой частотой, потреблять малую мощность и занимать небольшую площадь на кристалле. Более того, следует ожидать сохранения этих преимуществ с развитием цифровой кмоП технологии.
На рис. 3 а показана структура дельта-сигма модулятора с преобразованием во времени, основанная на двух кольцевых генераторах и Б-триггере [3]. На элементы задержки одного генератора подаются входной аналоговый сигнал и инверсный выходной сигнал, на элементы задержки другого — опорное напряжение. Данный генератор формирует опорную частоту интегратора и тактирует Б-триггер. Цель работы системы состоит в подстройке частоты сигнального генератора к частоте опорного генератора при помощи импульсов выходного кода. Разностное уравнение, описывающее работу интегратора, имеет вид
М0(n) = М0(n - 1) + бф[vin(n - 1) - vo(n - 1)],
т. е. приращение время-разностной переменной на текущем такте равно разности входного и выходного сигналов на предыдущем такте, умноженной на крутизну характеристики ЭЗУН [3]. Сигнал ошибки квантования, порождаемый компаратором в виде D-триггера, определяется отличием время-разностной переменной от выходного сигнала, умноженного на крутизну ЭЗУН:
МЕ(n) = бфvo(n) - ATo(n).
Подставив данную модель сигнала ошибки в выражение для интегратора, можно получить разностное уравнение для дельта-сигма модулятора первого порядка:
v„(n) = Vin(n - 1) + -L[ATe(n) - ATe(n - 1)].
6ф
Для обеспечения устойчивости к синфазным помехам аналого-цифровой преобразователь должен иметь дифференциальную структуру. В работе [3] предложено подавать на элементы задержки опорного кольцевого генератора (рис. 3 а) инверсное входное напряжение и прямой выхода) б) Уш(п)
ной сигнал. Сравнение сигналов при помощи Б-триггера в этом случае позволяет устранить воздействие синфазных помех и четные гармоники, обусловленные нелинейностью элементов задержки. Однако недостатком данного подхода является отсутствие синхронизации: частота опорного генератора изменяется, поэтому импульсы, поступающие на выход и в цепь обратной связи, непостоянны по длительности. Выходной сигнал такого модулятора перед подачей на устройства цифровой обработки требует преобразования в синхронный код, что приводит к увеличению уровня шума и сужению динамического диапазона.
Предлагается дифференциальная структура (рис. 3 б), лишенная указанного недостатка. В структуре используются два кольцевых генератора и два Б-триггера. На управляющие входы каждого генератора подается один из входных сигналов (прямой Уш+ или инверсный Уш_) и инверсный выходной сигнал соответствующего Б-триггера. Сигнал синхронизации СЬК поступает на оба Б-триггера от внешнего генератора либо от третьего кольцевого генератора, на управляющие входы которого подано постоянное напряжение УЯЕ1.
Рис. 3. Структуры дельта-сигма модулятора
Разность выходных кодов триггеров дает двухразрядный код, в котором отсутствуют входные синфазные составляющие и четные гармоники полезного сигнала.
Для проверки работоспособности предложенной структуры собрана схема с использованием стандартной 0,18 мкм МОП технологии с напряжением питания 1,8 В. Проведено моделирование дельта-сигма модулятора в среде Cadence Virtuoso. При тактовой частоте 280 МГц и коэффициенте передискретизации 128 отношение сигнал/шум составило 58 дБ, средняя потребляемая мощность не превышает 1,1 мВт.
В статье изложен принцип действия АЦП с преобразованием сигналов во временной
области. Рассмотрены основные устройства, необходимые для построения такого АЦП: элемент задержки, управляемый напряжением; интегратор время-разностных сигналов; компаратор. Приведена структура дельта-сигма модулятора первого порядка с преобразованием во времени. Показан недостаток известной дифференциальной структуры модулятора — асинхронность, предложена синхронная структура. Моделирование схемы для стандартной 0,18 мкм моП технологии показало, что дифференциальный дельта-сигма модулятор первого порядка обеспечивает 9—10 разрядов разрешающей способности для сигналов с частотами до 1,1 МГц при средней потребляемой мощности 1,1 мВт.
СПИСОК ЛИТЕРАТУРЫ
1. Yang, H.Y. A time-based energy-efficient analog-to-digital converter [Text] / H.Y. Yang, R. Sarpeshkar // IEEE J. Solid-State Circuits. — 2005.
- Vol. 40. - № 8. - P. 1590-1601.
2. Wismar, U. 0.2 V 7.5 uW 20 kHz sigma-delta modulator with 69 dB SNR in 90 nm CMOS [Text] / U. Wismar, D. Wisland, P. Andreani / Proc. Eur. Solid-State Circuits Conf. - 2007. - P. 206-209.
3. Taillefer, C.S. Delta-Sigma A/D Conversion Via Time-Mode Signal Processing [Text] / C.S. Taillefer, G.W. Roberts // IEEE Trans. Circuits and Systems I. - 2009. - Vol. 56. - № 9.
- P. 1908-1920.
4. Коротков, А.С. Аналого-цифровые преобразователи на основе дельта-сигма модуляторов [Текст] / А.С. Коротков, М.В. Теленков // Зарубежная радиоэлектроника. - 2002. - № 12.
- С. 53-72.
5. Коротков, А.С. Дельта-сигма модулятор с частотой дискретизации 50 МГц на основе 0,18 мкм КМОП технологии [Текст] / А.С. Коротков, М.М. Пилипко, Д.В. Морозов, й. Хауэр // Микроэлектроника. - 2010. - Т. 39. - № 3.
- С. 230-240.
6. Коротков, А.С. Схемотехника современных интегральных усилителей [Текст] / А.С. Коротков, Д.В. Морозов // Зарубежная радио-
электроника. - 1998. - № 6. - С. 41-75.
7. Морозов, Д.В. Дельта-сигма модулятор аналого-цифрового преобразователя с троичным кодированием данных [Текст] / Д.В. Морозов, М.М. Пилипко, А.С. Коротков // Микроэлектроника. - 2011. - Т. 40. - № 1. - С. 64-75.
8. Ljuslin, C. An integrated 16-channel CMOS time to digital converter [Text] / C. Ljuslin, J. Christiansen, A. Marchioro [et al.] // IEEE Trans. Nuclear Science. - 1994. - Vol. 41. - № 4.
- Part 1-2. - P. 1104-1108.
9. Балашов, Е.В. Микро- и наноэлектрон-ные аналоговые и цифровые устройства систем связи [Текст] / Е.В. Балашов, А.С. Коротков, Д.В. Морозов, М.М. Пилипко, И.М. Пятак, Р.И. Романов, И.А. Румянцев // Всерос. науч.-техн. конф. Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). Сб. трудов. - 2012. - № 1. - С. 9-20.
10. Пятак, И.М. Схемное решение блока компараторов двухразрядной ячейки конвейерного АЦП [Текст] / И.М. Пятак, Д.В. Морозов, М.М. Пилипко // Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление. -СПб.: Изд-во Политехн. ун-та, 2011. - № 5 (133).
- С. 49-52.
REFERENCES
1. Yang H.Y., Sarpeshkar R. A time-based energy-efficient analog-to-digital converter / IEEE J. Solid-State Circuits. - 2005. - Vol. 40. - № 8. - P. 1590-1601.
2. Wismar U., Wisland D., Andreani P. 0.2 V 7.5
in 90 nm CMOS / Proc. Eur. Solid-State Circuits Conf. - 2007. - P. 206-209.
3. Taillefer C.S., Roberts G.W. Delta-Sigma A/D Conversion Via Time-Mode Signal Processing / IEEE Trans. Circuits and Systems I. - 2009.
uW 20 kHz sigma-delta modulator with 69 dB SNR - Vol. 56. - № 9. - P. 1908-1920.
4. Korotkov A.S., Telenkov M.V. Analogo-tsi-frovye preobrazovateli na osnove del'ta-sigma mod-uliatorov / Zarubezhnaia radioelektronika. — 2002.
- № 12. - S. 53-72. (rus)
5. Korotkov A.S., Pilipko M.M., Morozov D.V., Khauer I. Del'ta-sigma moduliator s chastotoi dis-kretizatsii 50 MGts na osnove 0,18 mkm KMOP tekhnologii / Mikroelektronika. — 2010. — T. 39.
- № 3. - S. 230-240. (rus)
6. Korotkov A.S., Morozov D.V. Skhemotekh-nika sovremennykh integral'nykh usilitelei / Zarubezhnaia radioelektronika. - 1998. - № 6.
- S. 41-75. (rus)
7. Morozov D.V., Pilipko M.M., Korotkov A.S. Del'ta-sigma moduliator analogo-tsifrovogo preobrazovatelia s troichnym kodirovaniem dan-nykh / Mikroelektronika. - 2011. - T. 40. - № 1.
- S. 64-75. (rus)
8. Ljuslin C., Christiansen J., Marchioro A.,
Klingsheim O. An integrated 16-channel CMOS time to digital converter / IEEE Trans. Nuclear Science. - 1994. - Vol. 41. - № 4. - Part 1-2.
- P. 1104-1108.
9. Balashov E.V., Korotkov A.S., Morozov D.V., Pilipko M.M., Piatak I.M., Romanov R.I., Rumiantsev I.A. Mikro- i nanoelektron-nye analogovye i tsifrovye ustroistva sistem svi-azi / Vseros. nauch.-tekhn. konf. Problemy razrabotki perspektivnykh mikro- i nanoelek-tronnykh sistem (MES). Sb. tr. - 2012. - № 1.
- S. 9-20. (rus)
10. Piatak I.M., Morozov D.V., Pilipko M.M. Skhemnoe reshenie bloka komparatorov dvukhrazriadnoi iacheiki konveiernogo ATsP / Nauchno-tekhnicheskie vedomosti SPbGPU. In-formatika. Telekommunikatsii. Upravlenie. -St.-Pe-tersburg: Izd-vo Politehn. un-ta, 2011. - № 5 (133).
- S. 49-52. (rus)
ПИЛИПКО Михаил Михайлович — доцент кафедры интегральной электроники Санкт-Петербургского государственного политехнического университета, кандидат технических наук. 195251, Россия, Санкт-Петербург, ул. Политехническая, д. 29. E-mail: [email protected]
PILIPKO, Mikhail M. St. Petersburg State Polytechnical University. 195251, Politekhnicheskaya Str. 29, St.-Petersburg, Russia. E-mail: [email protected]
© Санкт-Петербургский государственный политехнический университет, 2013
